Datasheet

LPC11E6X All information provided in this document is subject to legal disclaimers. © NXP Semiconductors N.V. 2014. All rights reserved.
Product data sheet Rev. 1.2 — 21 May 2014 88 of 89
continued >>
NXP Semiconductors
LPC11E6x
32-bit ARM Cortex-M0+ microcontroller
22. Contents
1 General description. . . . . . . . . . . . . . . . . . . . . . 1
2 Features and benefits . . . . . . . . . . . . . . . . . . . . 1
3 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
4 Ordering information. . . . . . . . . . . . . . . . . . . . . 3
4.1 Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
5 Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
5.1 Product identification . . . . . . . . . . . . . . . . . . . . 4
6 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
7 Pinning information. . . . . . . . . . . . . . . . . . . . . . 6
7.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
7.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 8
8 Functional description . . . . . . . . . . . . . . . . . . 18
8.1 ARM Cortex-M0+ core . . . . . . . . . . . . . . . . . . 18
8.2 AHB multilayer matrix. . . . . . . . . . . . . . . . . . . 18
8.3 On-chip flash programming memory . . . . . . . 20
8.4 EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
8.5 SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
8.6 On-chip ROM . . . . . . . . . . . . . . . . . . . . . . . . . 20
8.7 Memory mapping . . . . . . . . . . . . . . . . . . . . . . 20
8.8 Nested Vectored Interrupt Controller (NVIC) . 21
8.8.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.8.2 Interrupt sources. . . . . . . . . . . . . . . . . . . . . . . 22
8.9 IOCON block . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.9.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
8.9.2 Standard I/O pad configuration. . . . . . . . . . . . 23
8.10 Fast General-Purpose parallel I/O (GPIO) . . . 23
8.10.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
8.11 Pin interrupt/pattern match engine . . . . . . . . . 24
8.11.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
8.12 GPIO group interrupts. . . . . . . . . . . . . . . . . . . 25
8.12.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
8.13 DMA controller . . . . . . . . . . . . . . . . . . . . . . . . 25
8.13.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
8.14 USART0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.14.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.15 USART1/2/3/4. . . . . . . . . . . . . . . . . . . . . . . . . 26
8.15.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
8.16 SSP serial I/O controller (SSP0/1) . . . . . . . . . 27
8.16.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
8.17 I
2
C-bus serial I/O controller . . . . . . . . . . . . . . 28
8.17.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
8.18 Timer/PWM subsystem. . . . . . . . . . . . . . . . . . 28
8.18.1 State Configurable Timers
(SCTimer0/PWM and SCTimer1/PWM) . . . . . 30
8.18.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
8.18.2 General purpose external event counter/timers
(CT32B0/1 and CT16B0/1) . . . . . . . . . . . . . . 31
8.18.2.1 Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.19 System tick timer (SysTick) . . . . . . . . . . . . . . 31
8.20 Windowed WatchDog Timer (WWDT) . . . . . . 31
8.20.1 Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
8.21 Real-Time Clock (RTC) . . . . . . . . . . . . . . . . . 32
8.21.1 Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
8.22 Analog-to-Digital Converter (ADC). . . . . . . . . 32
8.22.1 Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
8.23 Temperature sensor . . . . . . . . . . . . . . . . . . . . 33
8.24 Clocking and power control . . . . . . . . . . . . . . 34
8.24.1 Clock generation . . . . . . . . . . . . . . . . . . . . . . 34
8.24.2 Power domains . . . . . . . . . . . . . . . . . . . . . . . 34
8.24.3 Integrated oscillators . . . . . . . . . . . . . . . . . . . 35
8.24.3.1 Internal RC oscillator . . . . . . . . . . . . . . . . . . . 35
8.24.3.2 System oscillator . . . . . . . . . . . . . . . . . . . . . . 35
8.24.3.3 WatchDog oscillator . . . . . . . . . . . . . . . . . . . . 36
8.24.3.4 RTC oscillator . . . . . . . . . . . . . . . . . . . . . . . . 36
8.24.4 System PLL . . . . . . . . . . . . . . . . . . . . . . . . . . 36
8.24.5 Clock output. . . . . . . . . . . . . . . . . . . . . . . . . . 36
8.24.6 Wake-up process . . . . . . . . . . . . . . . . . . . . . . 36
8.24.7 Power control. . . . . . . . . . . . . . . . . . . . . . . . . 36
8.24.7.1 Power profiles . . . . . . . . . . . . . . . . . . . . . . . . 37
8.24.7.2 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . 37
8.24.7.3 Deep-sleep mode. . . . . . . . . . . . . . . . . . . . . . 37
8.24.7.4 Power-down mode. . . . . . . . . . . . . . . . . . . . . 37
8.24.7.5 Deep power-down mode . . . . . . . . . . . . . . . . 38
8.25 System control . . . . . . . . . . . . . . . . . . . . . . . . 38
8.25.1 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
8.25.2 Brownout detection . . . . . . . . . . . . . . . . . . . . 39
8.25.3 Code security (Code Read Protection - CRP) 39
8.26 Emulation and debugging . . . . . . . . . . . . . . . 40
9 Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 41
10 Thermal characteristics . . . . . . . . . . . . . . . . . 42
11 Static characteristics . . . . . . . . . . . . . . . . . . . 43
11.1 Power consumption . . . . . . . . . . . . . . . . . . . . 48
11.2 CoreMark data . . . . . . . . . . . . . . . . . . . . . . . . 52
11.3 Peripheral power consumption . . . . . . . . . . . 53
11.4 Electrical pin characteristics. . . . . . . . . . . . . . 55
12 Dynamic characteristics. . . . . . . . . . . . . . . . . 58
12.1 Flash/EEPROM memory . . . . . . . . . . . . . . . . 58
12.2 External clock for the oscillator in slave mode 58
12.3 Internal oscillators . . . . . . . . . . . . . . . . . . . . . 59
12.4 I/O pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
12.5 I
2
C-bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
12.6 SSP interface. . . . . . . . . . . . . . . . . . . . . . . . . 63