Datasheet
Table Of Contents
- 1. General description
- 2. Features and benefits
- 3. Applications
- 4. Ordering information
- 5. Block diagram
- 6. Pinning information
- 7. Functional description
- 7.1 ARM Cortex-M0 processor
- 7.2 On-chip flash program memory
- 7.3 On-chip SRAM
- 7.4 Memory map
- 7.5 Nested Vectored Interrupt Controller (NVIC)
- 7.6 IOCONFIG block
- 7.7 Fast general purpose parallel I/O
- 7.8 UART
- 7.9 SPI serial I/O controller
- 7.10 I2C-bus serial I/O controller
- 7.11 C_CAN controller
- 7.12 10-bit ADC
- 7.13 General purpose external event counter/timers
- 7.14 System tick timer
- 7.15 Watchdog timer
- 7.16 Clocking and power control
- 7.17 System control
- 7.18 Emulation and debugging
- 8. Limiting values
- 9. Static characteristics
- 10. Dynamic characteristics
- 11. Application information
- 12. Package outline
- 13. Soldering
- 14. Abbreviations
- 15. Revision history
- 16. Legal information
- 17. Contact information
- 18. Contents

LPC11CX2_CX4 All information provided in this document is subject to legal disclaimers. © NXP B.V. 2013. All rights reserved.
Product data sheet Rev. 3.1 — 15 May 2013 61 of 62
continued >>
NXP Semiconductors
LPC11Cx2/Cx4
32-bit ARM Cortex-M0 microcontroller
18. Contents
1 General description. . . . . . . . . . . . . . . . . . . . . . 1
2 Features and benefits . . . . . . . . . . . . . . . . . . . . 1
3 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4 Ordering information. . . . . . . . . . . . . . . . . . . . . 3
4.1 Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
5 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
6 Pinning information. . . . . . . . . . . . . . . . . . . . . . 5
6.1 Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
6.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 7
7 Functional description . . . . . . . . . . . . . . . . . . 15
7.1 ARM Cortex-M0 processor . . . . . . . . . . . . . . . 15
7.2 On-chip flash program memory . . . . . . . . . . . 15
7.3 On-chip SRAM . . . . . . . . . . . . . . . . . . . . . . . . 15
7.4 Memory map. . . . . . . . . . . . . . . . . . . . . . . . . . 15
7.5 Nested Vectored Interrupt Controller (NVIC) . 16
7.5.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
7.5.2 Interrupt sources. . . . . . . . . . . . . . . . . . . . . . . 17
7.6 IOCONFIG block . . . . . . . . . . . . . . . . . . . . . . 17
7.7 Fast general purpose parallel I/O . . . . . . . . . . 17
7.7.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
7.8 UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
7.8.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
7.9 SPI serial I/O controller. . . . . . . . . . . . . . . . . . 18
7.9.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
7.10 I
2
C-bus serial I/O controller . . . . . . . . . . . . . . 18
7.10.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7.11 C_CAN controller . . . . . . . . . . . . . . . . . . . . . . 19
7.11.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7.11.2 On-chip, high-speed CAN transceiver . . . . . . 20
7.11.2.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
7.11.2.2 Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . 20
7.11.2.3 Silent mode. . . . . . . . . . . . . . . . . . . . . . . . . . . 20
7.11.2.4 Undervoltage protection . . . . . . . . . . . . . . . . . 20
7.11.2.5 Thermal protection . . . . . . . . . . . . . . . . . . . . . 20
7.11.2.6 Time-out function . . . . . . . . . . . . . . . . . . . . . . 21
7.12 10-bit ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.12.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.13 General purpose external event
counter/timers. . . . . . . . . . . . . . . . . . . . . . . . . 21
7.13.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.14 System tick timer . . . . . . . . . . . . . . . . . . . . . . 22
7.15 Watchdog timer. . . . . . . . . . . . . . . . . . . . . . . . 22
7.15.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
7.16 Clocking and power control . . . . . . . . . . . . . . 22
7.16.1 Crystal oscillators . . . . . . . . . . . . . . . . . . . . . . 22
7.16.1.1 Internal RC oscillator . . . . . . . . . . . . . . . . . . . 23
7.16.1.2 System oscillator . . . . . . . . . . . . . . . . . . . . . . 23
7.16.1.3 Watchdog oscillator . . . . . . . . . . . . . . . . . . . . 24
7.16.2 System PLL . . . . . . . . . . . . . . . . . . . . . . . . . . 24
7.16.3 Clock output. . . . . . . . . . . . . . . . . . . . . . . . . . 24
7.16.4 Wake-up process . . . . . . . . . . . . . . . . . . . . . . 24
7.16.5 Power control. . . . . . . . . . . . . . . . . . . . . . . . . 24
7.16.5.1 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . 24
7.16.5.2 Deep-sleep mode. . . . . . . . . . . . . . . . . . . . . . 25
7.16.5.3 Deep power-down mode . . . . . . . . . . . . . . . . 25
7.17 System control . . . . . . . . . . . . . . . . . . . . . . . . 25
7.17.1 Start logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
7.17.2 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
7.17.3 Brownout detection . . . . . . . . . . . . . . . . . . . . 25
7.17.4 Code security (Code Read Protection - CRP) 26
7.17.5 Bootloader . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7.17.6 APB interface . . . . . . . . . . . . . . . . . . . . . . . . . 27
7.17.7 AHBLite . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
7.17.8 External interrupt inputs . . . . . . . . . . . . . . . . . 27
7.18 Emulation and debugging . . . . . . . . . . . . . . . 27
8 Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 28
9 Static characteristics . . . . . . . . . . . . . . . . . . . 29
9.1 ADC characteristics . . . . . . . . . . . . . . . . . . . . 32
9.2 C_CAN on-chip, high-speed transceiver
characteristics . . . . . . . . . . . . . . . . . . . . . . . . 34
9.3 BOD static characteristics . . . . . . . . . . . . . . . 36
9.4 Power consumption . . . . . . . . . . . . . . . . . . . 36
9.5 Peripheral power consumption . . . . . . . . . . . 40
9.6 Electrical pin characteristics. . . . . . . . . . . . . . 41
10 Dynamic characteristics. . . . . . . . . . . . . . . . . 44
10.1 Flash memory . . . . . . . . . . . . . . . . . . . . . . . . 44
10.2 External clock. . . . . . . . . . . . . . . . . . . . . . . . . 44
10.3 Internal oscillators . . . . . . . . . . . . . . . . . . . . . 45
10.4 I/O pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
10.5 I
2
C-bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
10.6 SPI interfaces. . . . . . . . . . . . . . . . . . . . . . . . . 47
11 Application information . . . . . . . . . . . . . . . . . 50
11.1 ADC usage notes. . . . . . . . . . . . . . . . . . . . . . 50
11.2 XTAL input . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
11.3 XTAL Printed Circuit Board (PCB) layout
guidelines. . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
11.4 Standard I/O pad configuration . . . . . . . . . . . 52
11.5 Reset pad configuration. . . . . . . . . . . . . . . . . 53
11.6 C_CAN with external transceiver
(LPC11C12/C14 only) . . . . . . . . . . . . . . . . . . 53
11.7 C_CAN with on-chip, high-speed transceiver
(LPC11C22/C24 only) . . . . . . . . . . . . . . . . . . 54
12 Package outline. . . . . . . . . . . . . . . . . . . . . . . . 55
13 Soldering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56