Technical data

18
-
Table of Contents ModelSim EE/PLUS Reference Manual
Using checkpoint/restore with the FLI . . . . . . . . . . . . . . . . . . . . . . . . 463
Support for Verilog instances . . . . . . . . . . . . . . . . . . . . . . . . . . . 465
Callback functions for sockets - Windows platforms . . . . . . . . . . . . . . . . . . 466
VSIM function descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467
Mapping to VHDL data types . . . . . . . . . . . . . . . . . . . . . . . . . 481
Enumerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
Reals and time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
Arrays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
VHDL FLI examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
Using the Verilog PLI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
Specifying the PLI file to load . . . . . . . . . . . . . . . . . . . . . . . . . 483
Support for VHDL objects . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
PLI ACC routines for VHDL objects . . . . . . . . . . . . . . . . . . . . . . . 485
PLI TF routines and Reason flags . . . . . . . . . . . . . . . . . . . . . . . . 486
FLI and PLI tracing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 486
The purpose of tracing files . . . . . . . . . . . . . . . . . . . . . . . . . . 486
Invoking a trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 487
Installing the dummy component
for VHDL trace replay . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488
Replaying a Verilog PLI session . . . . . . . . . . . . . . . . . . . . . . . . 489
13 - Value Change Dump (VCD) Files (p491)
ModelSim VCD commands and VCD tasks . . . . . . . . . . . . . . . . . . . . . . 492
Resimulating a VHDL design from a VCD file . . . . . . . . . . . . . . . . . . . . 492
Extracting the proper stimulus for bidirectional ports . . . . . . . . . . . . . . . . 492
Specifying a filename and state mappings . . . . . . . . . . . . . . . . . . . . . 493
Creating the VCD file . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493
A VCD file from source to output . . . . . . . . . . . . . . . . . . . . . . . . . . 494
VHDL source code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494
VCD simulator commands . . . . . . . . . . . . . . . . . . . . . . . . . . . 495
VCD output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495
Capturing port driver data with -dumpports . . . . . . . . . . . . . . . . . . . . . . 498
Supported TSSI states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498
Strength values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
Port identifier code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 499
Example VCD output from -dumpports . . . . . . . . . . . . . . . . . . . . . . 500