Technical data

ModelSim EE/PLUS Reference Manual Table of Contents
-
17
11 - Standard Delay Format (SDF) Timing Annotation (p435)
Specifying SDF files for simulation . . . . . . . . . . . . . . . . . . . . . . . . . 436
Instance specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 436
SDF specification with the GUI . . . . . . . . . . . . . . . . . . . . . . . . . 437
Errors and warnings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438
VHDL VITAL SDF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438
SDF to VHDL generic matching . . . . . . . . . . . . . . . . . . . . . . . . 438
Resolving errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 439
Verilog SDF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440
The $sdf_annotate system task . . . . . . . . . . . . . . . . . . . . . . . . . 440
SDF to Verilog construct matching . . . . . . . . . . . . . . . . . . . . . . . 442
Optional edge specifications . . . . . . . . . . . . . . . . . . . . . . . . . . 445
Optional conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
Rounded timing values . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
SDF for Mixed VHDL and Verilog Designs . . . . . . . . . . . . . . . . . . . . . . 447
Interconnect delays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
Troubleshooting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
Specifying the wrong instance . . . . . . . . . . . . . . . . . . . . . . . . . 448
Mistaking a component or module name for an instance label . . . . . . . . . . . . . 449
Forgetting to specify the instance . . . . . . . . . . . . . . . . . . . . . . . . 449
Obtaining the SDF specification . . . . . . . . . . . . . . . . . . . . . . . . . . 450
12 - VHDL Foreign Language Interface and Verilog PLI (p451)
Compiling and linking FLI and PLI applications . . . . . . . . . . . . . . . . . . . . 452
PLI application requirements . . . . . . . . . . . . . . . . . . . . . . . . . . 452
Windows NT/95/98 linking . . . . . . . . . . . . . . . . . . . . . . . . . . 453
SunOS 4 linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453
Solaris linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453
HP700 linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454
IBM RISC/6000 linking . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454
Using the VHDL FLI with foreign architectures . . . . . . . . . . . . . . . . . . . . 456
Declaring the FOREIGN attribute . . . . . . . . . . . . . . . . . . . . . . . . 456
The C initialization function . . . . . . . . . . . . . . . . . . . . . . . . . . 457
Using the VHDL FLI with foreign subprograms . . . . . . . . . . . . . . . . . . . . 458
Declaring the subprogram in VHDL . . . . . . . . . . . . . . . . . . . . . . . 458
C code and VHDL examples . . . . . . . . . . . . . . . . . . . . . . . . . . 460