Datasheet

© 2011 Microchip Technology Inc. DS61143H-page 75
PIC32MX3XX/4XX
TABLE 4-31: PORTF REGISTERS MAP FOR PIC32MX320F032H, PIC32MX320F064H, PIC32MX320F128H, PIC32MX340F128H,
PIC32MX340F256H AND PIC32MX340F512H DEVICES ONLY
(1)
Virtual Address
(BF88_#)
Register
Name
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
6140 TRISF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — TRISF6 TRISF5 TRISF4 TRISF3 TRISF2 TRISF1 TRISF0 07FF
6150 PORTF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — RF6 RF5 RF4 RF3 RF2 RF1 RF0 xxxx
6160 LATF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — LATF6 LATF5 LATF4 LATF3 LATF2 LATF1 LATF0 xxxx
6170 ODCF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — ODCF6 ODCF5 ODCF4 ODCF3 ODCF2 ODCF1 ODCF0 0000
Legend: x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
TABLE 4-32: PORTF REGISTERS MAP FOR PIC32MX420F032H, PIC32MX440F128H AND PIC2MX440F256H DEVICES ONLY
(1)
Virtual Address
(BF88_#)
Register
Name
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
6140 TRISF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — TRISF5 TRISF4 TRISF3 TRISF2 TRISF1 TRISF0 03FF
6150 PORTF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — RF5 RF4 RF3 RF2 RF1 RF0 xxxx
6160 LATF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — LATF5 LATF4 LATF3 LATF2 LATF1 LATF0 xxxx
6170 ODCF
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — ODCF5 ODCF4 ODCF3 ODCF2 ODCF1 ODCF0 0000
Legend: x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.