Datasheet

ManualsBrandsMIKROELEKTRONIKA ManualsMikroElektronika Development KitsPCB extension board

PIC32MX3XX/4XX

TABLE 4-10: I2C1-2 REGISTERS MAP

(1)

Virtual Address

(BF80_#)

Name

Bit Range

Bits

All Resets

31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0

5000 I2C1CON

31:16

— — — — — — — — — — — — — — — — 0000

15:0 ON

— SIDL SCLREL STRICT A10M DISSLW SMEN GCEN STREN ACKDT ACKEN RCEN PEN RSEN SEN 1000

5010 I2C1STAT

31:16

— — — — — — — — — — — — — — — — 0000

15:0 ACKSTAT TRSTAT

— — — BCL GCSTAT ADD10 IWCOL I2COV D/A P S R/W RBF TBF 0000

5020 I2C1ADD

31:16

15:0

— — — — — — — — — — — — — — — —

0000

— — — — — — ADD<9:0> 0000

5030 I2C1MSK

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — MSK<9:0> 0000

5040

I2C1BRG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — I2C1BRG<11:0> 0000

5050 I2C1TRN

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — — I2CT1DATA<7:0> 0000

5260 I2C1RCV

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — — I2CR1DATA<7:0> 0000

5200 I2C2CON

31:16

— — — — — — — — — — — — — — — — 0000

15:0 ON

— SIDL SCLREL STRICT A10M DISSLW SMEN GCEN STREN ACKDT ACKEN RCEN PEN RSEN SEN 1000

5210 I2C2STAT

31:16

— — — — — — — — — — — — — — — — 0000

15:0 ACKSTAT TRSTAT

— — — BCL GCSTAT ADD10 IWCOL I2COV D/A P S R/W RBF TBF 0000

5220 I2C2ADD

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — ADD<9:0> 0000

5230 I2C2MSK

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — MSK<9:0> 0000

5240

I2C2BRG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — I2C2BRG<11:0> 0000

5250 I2C2TRN

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — — I2CT2DATA<7:0> 0000

5260 I2C2RCV

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — — I2CR2DATA<7:0> 0000

Legend: x = unknown value on Reset, — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1: All registers in this table except I2CxRCV have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV

Registers” for more information.