Datasheet
PIC32MX5XX/6XX/7XX
DS61156G-page 88 © 2009-2011 Microchip Technology Inc.
TABLE 4-19: DMA CHANNELS 0-7 REGISTER MAP
(1,2)
Virtual Address
(BF88_#)
Register
Name
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
3060 DCH0CON
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHBUSY
— — — — — — CHCHNS CHEN CHAED CHCHN CHAEN — CHEDET CHPRI<1:0> 0000
3070 DCH0ECON
31:16
— — — — — — — — CHAIRQ<7:0> 00FF
15:0
CHSIRQ<7:0> CFORCE CABORT PATEN SIRQEN AIRQEN — — — FF00
3080 DCH0INT
31:16
— — — — — — — — CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0
— — — — — — — — CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
3090 DCH0SSA
31:16
CHSSA<31:0>
0000
15:0 0000
30A0 DCH0DSA
31:16
CHDSA<31:0>
0000
15:0 0000
30B0 DCH0SSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSSIZ<15:0> 0000
30C0 DCH0DSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDSIZ<15:0> 0000
30D0 DCH0SPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSPTR<15:0> 0000
30E0 DCH0DPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDPTR<15:0> 0000
30F0 DCH0CSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCSIZ<15:0> 0000
3100 DCH0CPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCPTR<15:0> 0000
3110 DCH0DAT
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — CHPDAT<7:0> 0000
3120 DCH1CON
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHBUSY
— — — — — — CHCHNS CHEN CHAED CHCHN CHAEN — CHEDET CHPRI<1:0> 0000
3130 DCH1ECON
31:16
— — — — — — — — CHAIRQ<7:0> 00FF
15:0
CHSIRQ<7:0> CFORCE CABORT PATEN SIRQEN AIRQEN — — — FF00
3140 DCH1INT
31:16
— — — — — — — — CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0
— — — — — — — — CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
3150 DCH1SSA
31:16
CHSSA<31:0>
0000
15:0 0000
3160 DCH1DSA
31:16
CHDSA<31:0>
0000
15:0 0000
3170 DCH1SSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSSIZ<15:0> 0000
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.
2: DMA channels 4-7 are note available on PIC32MX534/564/664/764 devices.