Datasheet

© 2009-2011 Microchip Technology Inc. DS61156G-page 115
PIC32MX5XX/6XX/7XX
90E0 ETHSTAT
31:16 — — — — — — — — BUFCNT<7:0>
0000
15:0 — — — — — — — — BUSY TXBUSY RXBUSY — — — — —
0000
9100
ETH
RXOVFLOW
31:16 — — — — — — — — — — — — — — — —
0000
15:0 RXOVFLWCNT<15:0>
0000
9110
ETH
FRMTXOK
31:16 — — — — — — — — — — — — — — — —
0000
15:0 FRMTXOKCNT<15:0>
0000
9120
ETH
SCOLFRM
31:16 — — — — — — — — — — — — — — — —
0000
15:0 SCOLFRMCNT<15:0>
0000
9130
ETH
MCOLFRM
31:16 — — — — — — — — — — — — — — — —
0000
15:0 MCOLFRMCNT<15:0>
0000
9140
ETH
FRMRXOK
31:16 — — — — — — — — — — — — — — — —
0000
15:0 FRMRXOKCNT<15:0>
0000
9150
ETH
FCSERR
31:16 — — — — — — — — — — — — — — — —
0000
15:0 FCSERRCNT<15:0>
0000
9160
ETH
ALGNERR
31:16 — — — — — — — — — — — — — — — —
0000
15:0 ALGNERRCNT<15:0>
0000
9200
EMAC1
CFG1
31:16 — — — — — — — — — — — — — — — —
0000
15:0
SOFT
RESET
SIM
RESET
— —
RESET
RMCS
RESET
RFUN
RESET
TMCS
RESET
TFUN
— — — LOOPBACK TXPAUSE RXPAUSE PASSALL RXENABLE
800D
9210
EMAC1
CFG2
31:16 — — — — — — — — — — — — — — — —
0000
15:0 —
EXCESS
DFR
BP
NOBKOFF
NOBKOFF — — LONGPRE PUREPRE AUTOPAD VLANPAD
PAD
ENABLE
CRC
ENABLE
DELAYCRC HUGEFRM LENGTHCK FULLDPLX
4082
9220
EMAC1
IPGT
31:16 — — — — — — — — — — — — — — — —
0000
15:0 — — — — — — — — — B2BIPKTGP<6:0>
0012
9230
EMAC1
IPGR
31:16 — — — — — — — — — — — — — — — —
0000
15:0 — NB2BIPKTGP1<6:0> — NB2BIPKTGP2<6:0>
0C12
9240
EMAC1
CLRT
31:16 — — — — — — — — — — — — — — — —
0000
15:0 — — CWINDOW<5:0> — — — —RETX<3:0>
370F
9250
EMAC1
MAXF
31:16 — — — — — — — — — — — — — — — —
0000
15:0 MACMAXF<15:0>
05EE
TABLE 4-47: ETHERNET CONTROLLER REGISTER SUMMARY FOR PIC32MX664F064H, PIC32MX664F128H, PIC32MX664F064L,
PIC32MX664F128L, PIC32MX675F256H, PIC32MX675F512H, PIC32MX695F512H, PIC32MX775F256H, PIC32MX775F512H,
PIC32MX795F512H, PIC32MX695F512L, PIC32MX675F256L, PIC32MX675F512L, PIC32MX764F128H, PIC32MX764F128L,
PIC32MX775F256L, PIC32MX775F512L AND PIC32MX795F512L DEVICES
(1)
(CONTINUED)
Virtual Address
(BF88_#)
Register
Name
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table (with the exception of ETHSTAT) have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and
INV Registers” for more information.
2: Reset values default to the factory programmed value.