Datasheet
PIC32MX5XX/6XX/7XX
DS61156G-page 112 © 2009-2011 Microchip Technology Inc.
TABLE 4-46: CAN2 REGISTER SUMMARY FOR PIC32MX775F256H, PIC32MX775F512H, PIC32MX795F512H, PIC32MX775F256L,
PIC32MX775F512L AND PIC32MX795F512L DEVICES
(1)
Virtual Address
(BF88_#)
Register
Name
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
C000 C2CON
31:16
— — — — ABAT REQOP<2:0> OPMOD<2:0> CANCAP — — — — 0480
15:0 ON FRZ SIDLE
— CANBUSY — — — — — — DNCNT<4:0> 0000
C010 C2CFG
31:16
— — — — — — — — — WAKFIL — — — SEG2PH<2:0>
0000
15:0 SEG2PHTS SAM SEG1PH<2:0> PRSEG<2:0> SJW<1:0> BRP<5:0>
0000
C020 C2INT
31:16 IVRIE WAKIE CERRIE SERRIE RBOVIE
— — — — — — — MODIE CTMRIE RBIE TBIE 0000
15:0 IVRIF WAKIF CERRIF SERRIF RBOVIF
— — — — — — — MODIF CTMRIF RBIF TBIF 0000
C030 C2VEC
31:16
— — — — — — — — — — — — — — — —
0000
15:0
— — — FILHIT<4:0> — ICODE<6:0>
0040
C040 C2TREC
31:16
— — — — — — — — — — TXBO TXBP RXBP TXWARN RXWARN EWARN 0000
15:0 TERRCNT<7:0> RERRCNT<7:0> 0000
C050 C2FSTAT
31:16 FIFOIP31 FIFOIP30 FIFOIP29 FIFOIP28 FIFOIP27 FIFOIP26 FIFOIP25 FIFOIP24 FIFOIP23 FIFOIP22 FIFOIP21 FIFOIP20 FIFOIP19 FIFOIP18 FIFOIP17 FIFOIP16
0000
15:0 FIFOIP15 FIFOIP14 FIFOIP13 FIFOIP12 FIFOIP11 FIFOIP10 FIFOIP9 FIFOIP8 FIFOIP7 FIFOIP6 FIFOIP5 FIFOIP4 FIFOIP3 FIFOIP2 FIFOIP1 FIFOIP0
0000
C060 C2RXOVF
31:16 RXOVF31 RXOVF30 RXOVF29 RXOVF28 RXOVF27 RXOVF26 RXOVF25 RXOVF24 RXOVF23 RXOVF22 RXOVF21 RXOVF20 RXOVF19 RXOVF18 RXOVF17 RXOVF16 0000
15:0 RXOVF15 RXOVF14 RXOVF13 RXOVF12 RXOVF11 RXOVF10 RXOVF9 RXOVF8 RXOVF7 RXOVF6 RXOVF5 RXOVF4 RXOVF3 RXOVF2 RXOVF1 RXOVF0 0000
C070 C2TMR
31:16 CANTS<15:0>
0000
15:0 CANTSPRE<15:0>
0000
C080 C2RXM0
31:16 SID<10:0>
-— MIDE — EID<17:16>
xxxx
15:0 EID<15:0> xxxx
C0A0 C2RXM1
31:16 SID<10:0>
-— MIDE — EID<17:16>
xxxx
15:0 EID<15:0> xxxx
C0B0 C2RXM2
31:16 SID<10:0> -— MIDE — EID<17:16>
xxxx
15:0 EID<15:0> xxxx
C0B0 C2RXM3
31:16 SID<10:0>
-— MIDE — EID<17:16>
xxxx
15:0 EID<15:0> xxxx
C0C0 C2FLTCON0
31:16 FLTEN3 MSEL3<1:0> FSEL3<4:0> FLTEN2 MSEL2<1:0> FSEL2<4:0>
0000
15:0 FLTEN1 MSEL1<1:0> FSEL1<4:0> FLTEN0 MSEL0<1:0> FSEL0<4:0>
0000
C0D0 C2FLTCON1
31:16 FLTEN7 MSEL7<1:0> FSEL7<4:0> FLTEN6 MSEL6<1:0> FSEL6<4:0>
0000
15:0 FLTEN5 MSEL5<1:0> FSEL5<4:0> FLTEN4 MSEL4<1:0> FSEL4<4:0>
0000
C0E0 C2FLTCON2
31:16 FLTEN11 MSEL11<1:0> FSEL11<4:0> FLTEN10 MSEL10<1:0> FSEL10<4:0>
0000
15:0 FLTEN9 MSEL9<1:0> FSEL9<4:0> FLTEN8 MSEL8<1:0> FSEL8<4:0>
0000
C0F0 C2FLTCON3
31:16 FLTEN15 MSEL15<1:0> FSEL15<4:0> FLTEN14 MSEL14<1:0> FSEL14<4:0>
0000
15:0 FLTEN13 MSEL13<1:0> FSEL13<4:0> FLTEN12 MSEL12<1:0> FSEL12<4:0>
0000
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more
information.