Datasheet
2015 Microchip Technology Inc. Preliminary DS60001320B-page 181
PIC32MZ Embedded Connectivity with Floating Point Unit (EF) Family
14A0 DCH5DPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDPTR<15:0> 0000
14B0 DCH5CSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCSIZ<15:0> 0000
14C0 DCH5CPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCPTR<15:0> 0000
14D0 DCH5DAT
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHPDAT<15:0> 0000
14E0
DCH6CON
31:16 CHPIGN<7:0>
— — — — — — — — 0000
15:0 CHBUSY
— CHPIGNEN — CHPATLEN — — CHCHNS CHEN CHAED CHCHN CHAEN — CHEDET CHPRI<1:0> 0000
14F0
DCH6ECON
31:16
— — — — — — — — CHAIRQ<7:0> 00FF
15:0 CHSIRQ<7:0> CFORCE CABORT PATEN SIRQEN AIRQEN — — — FF00
1500 DCH6INT
31:16
— — — — — — — — CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000
15:0 — — — — — — — — CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000
1510 DCH6SSA
31:16
CHSSA<31:0>
0000
15:0 0000
1520 DCH6DSA
31:16
CHDSA<31:0>
0000
15:0 0000
1530 DCH6SSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSSIZ<15:0> 0000
1540 DCH6DSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDSIZ<15:0> 0000
1550 DCH6SPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHSPTR<15:0> 0000
1560 DCH6DPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHDPTR<15:0> 0000
1570 DCH6CSIZ
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCSIZ<15:0> 0000
1580 DCH6CPTR
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHCPTR<15:0> 0000
1590 DCH6DAT
31:16
— — — — — — — — — — — — — — — — 0000
15:0 CHPDAT<15:0> 0000
15A0
DCH7CON
31:16 CHPIGN<7:0>
— — — — — — — — 0000
15:0 CHBUSY — CHPIGNEN — CHPATLEN — — CHCHNS CHEN CHAED CHCHN CHAEN — CHEDET CHPRI<1:0> 0000
TABLE 10-3: DMA CHANNEL 0 THROUGH CHANNEL 7 REGISTER MAP (CONTINUED)
Virtual Address
(BF81_#)
Register
Name
(1)
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.3 “CLR, SET, and INV Registers” for
more information.