Datasheet

ManualsBrandsMicrochip ManualsEmbedded Processors & ControllersMicrocontroller 32 Bit TQFP-64

171

172

173

174

175

176

177

178

179

180

 2015 Microchip Technology Inc. Preliminary DS60001320B-page 179

PIC32MZ Embedded Connectivity with Floating Point Unit (EF) Family

1280 DCH2CPTR

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHCPTR<15:0> 0000

1290 DCH2DAT

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHPDAT<15:0>

0000

12A0

DCH3CON

31:16 CHPIGN<7:0>

— — — — — — — — 0000

15:0 CHBUSY

— CHPIGNEN — CHPATLEN — — CHCHNS CHEN CHAED CHCHN CHAEN — CHEDET CHPRI<1:0> 0000

12B0

DCH3ECON

31:16

— — — — — — — — CHAIRQ<7:0> 00FF

15:0

CHSIRQ<7:0> CFORCE CABORT PATEN SIRQEN AIRQEN — — — FF00

12C0 DCH3INT

31:16

— — — — — — — — CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000

15:0

— — — — — — — — CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000

12D0 DCH3SSA

31:16

CHSSA<31:0>

0000

15:0 0000

12E0 DCH3DSA

31:16

CHDSA<31:0>

0000

15:0 0000

12F0 DCH3SSIZ

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHSSIZ<15:0> 0000

1300 DCH3DSIZ

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHDSIZ<15:0> 0000

1310 DCH3SPTR

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHSPTR<15:0> 0000

1320 DCH3DPTR

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHDPTR<15:0> 0000

1330 DCH3CSIZ

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHCSIZ<15:0> 0000

1340 DCH3CPTR

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHCPTR<15:0> 0000

1350 DCH3DAT

31:16

— — — — — — — — — — — — — — — — 0000

15:0 CHPDAT<15:0> 0000

1360

DCH4CON

31:16 CHPIGN<7:0>

— — — — — — — — 0000

15:0 CHBUSY — CHPIGNEN — CHPATLEN — — CHCHNS CHEN CHAED CHCHN CHAEN — CHEDET CHPRI<1:0> 0000

1370

DCH4ECON

31:16

— — — — — — — — CHAIRQ<7:0> 00FF

15:0 CHSIRQ<7:0> CFORCE CABORT PATEN SIRQEN AIRQEN — — — FF00

1380 DCH4INT

31:16

— — — — — — — — CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000

15:0 — — — — — — — — CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000

TABLE 10-3: DMA CHANNEL 0 THROUGH CHANNEL 7 REGISTER MAP (CONTINUED)

Virtual Address

(BF81_#)

Name

(1)

Bit Range

Bits

All Resets

31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0

Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1: All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 12.3 “CLR, SET, and INV Registers” for

more information.