Datasheet

ManualsBrandsMicrochip ManualsEmbedded Processors & ControllersMicrocontroller

PIC32MX5XX/6XX/7XX

TABLE 4-13: UART1A, UART1B, UART2A, UART2B, UART3A AND UART3B REGISTER MAP

Virtual Address

(BF80_#)

Name

Bit Range

Bits

All Resets

31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0

6000 U1AMODE

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 ON FRZ SIDL IREN RTSMD

— UEN<1:0> WAKE LPBACK ABAUD RXINV BRGH PDSEL<1:0> STSEL 0000

6010 U1ASTA

(1)

31:16 — — — — — — — ADM_EN ADDR<7:0> 0000

15:0 UTXISEL<1:0> UTXINV URXEN UTXBRK UTXEN UTXBF TRMT URXISEL<1:0> ADDEN RIDLE PERR FERR OERR URXDA 0110

6020 U1ATXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — TX8 Transmit Register 0000

6030 U1ARXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — RX8 Receive Register 0000

6040 U1ABRG

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 BRG<15:0> 0000

6200 U1BMODE

(1)

31:16

15:0

— — — — — — — — — — — — — — — — 0000

ON FRZ SIDL IREN

— — — — WAKE LPBACK ABAUD RXINV BRGH PDSEL<1:0> STSEL 0000

6210 U1BSTA

(1)

31:16 — — — — — — — ADM_EN ADDR<7:0> 0000

15:0 UTXISEL<1:0> UTXINV URXEN UTXBRK UTXEN UTXBF TRMT URXISEL<1:0> ADDEN RIDLE PERR FERR OERR URXDA 0110

6220 U1BTXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — TX8 Transmit Register 0000

6230 U1BRXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — RX8 Receive Register 0000

6240 U1BBRG

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 BRG<15:0> 0000

6400 U2AMODE

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 ON FRZ SIDL IREN RTSMD

— UEN<1:0> WAKE LPBACK ABAUD RXINV BRGH PDSEL<1:0> STSEL 0000

6410 U2ASTA

(1)

31:16 — — — — — — — ADM_EN ADDR<7:0> 0000

15:0 UTXISEL<1:0> UTXINV URXEN UTXBRK UTXEN UTXBF TRMT URXISEL<1:0> ADDEN RIDLE PERR FERR OERR URXDA 0110

6420 U2ATXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — TX8 Transmit Register 0000

6430 U2ARXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — RX8 Receive Register 0000

6440 U2ABRG

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 BRG<15:0> 0000

6600 U2BMODE

(1)

31:16 — — — — — — — — — — — — — — — — 0000

15:0 ON FRZ SIDL IREN

— — — — WAKE LPBACK ABAUD RXINV BRGH PDSEL<1:0> STSEL 0000

6610 U2BSTA

(1)

31:16 — — — — — — — ADM_EN ADDR<7:0> 0000

15:0 UTXISEL<1:0> UTXINV URXEN UTXBRK UTXEN UTXBF TRMT URXISEL<1:0> ADDEN RIDLE PERR FERR OERR URXDA 0110

6620 U2BTXREG

31:16

— — — — — — — — — — — — — — — — 0000

15:0

— — — — — — — TX8 Transmit Register 0000

Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1: This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 12.1.1 “CLR, SET and INV Registers” for more information.