Datasheet

81
32117D–AVR-01/12
AT32UC3C
7.8 Module Configuration
The specific configuration for each PM instance is listed in the following tables. The module bus
clocks listed here are connected to the system bus clocks. Please refer to the Power Manager
chapter for details.
Table 7-12. Module clock name
Module name Clock name Description
PM CLK_PM Peripheral Bus clock from the PBA clock domain
Table 7-13. Register Reset Values
Register Reset Value
CONFIG 0x00000087
VERSION 0x00000412
Table 7-14. Effect of the different Reset Events
Power-On
Reset
External
Reset
Watchdog
Reset
1.8V
BOD
Reset
3.3V
BOD
Reset
CPU
Error
Reset
OCD
Reset
JTAG
Reset
Awire
Reset
CPU/HSB/PBx
(excluding Power Manager)
Y Y Y YYY YYY
32 KHz oscillator Y N N N N N N N N
AST registers, except interrupt
registers
Y N N NNN NNN
GPLP registers Y N N N N N N N N
Watchdog control register Y Y N Y Y Y Y Y Y
Voltage Regulator Calibration
register
Y N N NNN NNN
RCSYS Calibration register Y N N N N N N N N
1.8V BOD control register Y Y Y N Y Y Y Y Y
3.3V BOD control register Y Y Y Y N Y Y Y Y
Bandgap control register Y Y Y N Y Y Y Y Y
Clock control registers Y Y Y Y Y Y Y Y Y
OSC control registers Y Y Y YYY YYY
OCD system and OCD registers Y Y N Y Y Y N Y Y