Datasheet
2011-2012 Microchip Technology Inc. Preliminary DS61168E-page 57
PIC32MX1XX/2XX
TABLE 4-16: SYSTEM CONTROL REGISTER MAP
Virtual Address
(BF80_#)
Register
Name
(1)
Bit Range
Bits
All Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
F000
OSCCON
31:16
— — PLLODIV<2:0> FRCDIV<2:0> — SOSCRDY PBDIVRDY PBDIV<1:0> PLLMULT<2:0> x1xx
(2)
15:0 — COSC<2:0> — NOSC<2:0> CLKLOCK ULOCK
(4)
SLOCK SLPEN CF UFRCEN
(4)
SOSCEN OSWEN xxxx
(2)
F010 OSCTUN
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — —TUN<5:0>0000
F020
REFOCON
31:16
— RODIV<14:0> 0000
15:0 ON
—SIDL OERSLP— DIVSWEN ACTIVE — — — —
ROSEL<3:0>
0000
F030
REFOTRIM
31:16 ROTRIM<8:0>
— — — — — — —
0000
15:0
— — — — — — — —
—
— — — — — — —
0000
0000 WDTCON
31:16
— — — — — — — — — — — — — — — — 0000
15:0 ON
— — — — — — — — SWDTPS<4:0> WDTWINEN WDTCLR 0000
F600 RCON
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — CMR VREGS EXTR SWR — WDTO SLEEP IDLE BOR POR xxxx
(2)
F610 RSWRST
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — — — — — —SWRST0000
F200
CFGCON
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— —IOLOCKPMDLOCK— — — — — — — —JTAGEN
— —
TDOEN 000B
F230
SYSKEY
(3)
31:16
SYSKEY<31:0>
0000
15:0 0000
F240
PMD1
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — —CVRMD— — —CTMUMD— — — — — — —AD1MD0000
F250
PMD2
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — — — — CMP3MD CMP2MD CMP1MD 0000
F260
PMD3
31:16
— — — — — — — — — — — OC5MD OC4MD OC3MD OC2MD OC1MD 0000
15:0
— — — — — — — — — — — IC5MD IC4MD IC3MD IC2MD IC1MD 0000
F270
PMD4
31:16
— — — — — — — — — — — — — — — — 0000
15:0
— — — — — — — — — — — T5MD T4MD T3MD T2MD T1MD 0000
F280
PMD5
31:16
— — — — — — — USB1MD — — — — — — I2C1MD I2C1MD 0000
15:0
— — — — — — SPI2MD SPI1MD — — — — — —U2MDU1MD0000
F290
PMD6
31:16
— — — — — — — — — — — — — — — PMPMD 0000
15:0
— — — — — — — — — — — — — —REFOMDRTCCMD0000
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
Note 1: With the exception of those noted, all registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 11.2
“CLR, SET and INV Registers” for more information.
2: Reset values are dependent on the DEVCFGx Configuration bits and the type of reset.
3: This register does not have associated CLR, SET, INV registers.
4: This bit is available on PIC32MX2XX devices only.