Datasheet

PIC16(L)F1516/7/8/9
DS40001452D-page 6 2010-2013 Microchip Technology Inc.
TABLE 1: 28/40/44-PIN ALLOCATION TABLE
I/O
28-Pin SPDIP, SOIC, SSOP
28-Pin UQFN
40-Pin PDIP
40-Pin UQFN
44-Pin TQFP
ADC
Timers
CCP
EUSART
MSSP
Interrupt
Pull-up
Basic
RA0 2 27 2 17 19 AN0 SS
(2)
RA1 3 28 3 18 20 AN1
RA2 4 1 4 19 21 AN2
RA3 5 2 5 20 22 AN3/V
REF+—
RA4 6 3 6 21 23 T0CKI
RA5 7 4 7 22 24 AN4 SS
(1)
—— VCAP
RA6 10 7 14 29 31 OSC2/CLKOUT
RA7 9 6 13 28 30 OSC1/CLKIN
RB0 21 18 33 8 8 AN12 INT/IOC Y
RB1 22 19 34 9 9 AN10 IOC Y
RB2 23 20 35 10 10 AN8 IOC Y
RB3 24 21 36 11 11 AN9 CCP2
(2)
—— IOCY
RB4 25 22 37 12 14 AN11 IOC Y
RB5 2623381315 AN13 T1G IOC Y
RB6 27 24 39 14 16 IOC Y ICSPCLK/ICDCLK
RB7 28 25 40 15 17 IOC Y ICSPDAT/ICDDAT
RC0 11 8 15 30 32 SOSCO/T1CKI
RC1 12 9 16 31 35 SOSCI CCP2
(1)
——
RC2 13 10 17 32 36 AN14 CCP1
RC3 14 11 18 33 37 AN15 SCK/SCL
RC4 15 12 23 38 42 AN16 SDI/SDA
RC5 16 13 24 39 43 AN17 SDO
RC6 17 14 25 40 44 AN18 TX/CK
RC7 18 15 26 1 1 AN19 RX/DT
RD0
(3)
19 34 38 AN20
RD1
(3)
20 35 39 AN21
RD2
(3)
21 36 40 AN22
RD3
(3)
22 37 41 AN23
RD4
(3)
27 2 2 AN24
RD5
(3)
——28 3 3 AN25
RD6
(3)
29 4 4 AN26
RD7
(3)
——30 5 5 AN27
RE0
(3)
8 23 25 AN5
RE1
(3)
—— 9 2426 AN6
RE2
(3)
10 25 27 AN7
RE3 12611618 Y MCLR
/VPP
VDD 20 17 11,
32
7,
26
7,
28
V
SS 8,
19
5,
16
12,
31
6,
27
6,
29
——
NC 12,
13,
33,
34
Note 1: Peripheral pin location selected using APFCON register. Default location.
2: Peripheral pin location selected using APFCON register. Alternate location.
3: PIC16(L)F1517/9 only.