Datasheet
PIC32MX330/350/370/430/450/470
DS60001185C-page 68 2012-2013 Microchip Technology Inc.
TABLE 4-25: PORTE REGISTER MAP FOR PIC32MX330F064L, PIC32MX350F128L, PIC32MX350F256L, PIC32MX370F512L,
PIC32MX430F064L, PIC32MX450F128L, PIC32MX450F256L, PIC32MX470F512L DEVICES ONLY
Virtual Address
(BF88_#)
Register
Name
(1)
Bit Range
Bits
All
Resets
31/15 30/14 29/13 28/12 27/11 26/10 25/9 24/8 23/7 22/6 21/5 20/4 19/3 18/2 17/1 16/0
6400 ANSELE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — — — ANSELE7 ANSELE6 ANSELE5 ANSELE4 — ANSELE2 — — 00F4
6410 TRISE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — TRISE9 TRISE8 TRISE7 TRISE6 TRISE5 TRISE4 TRISE3 TRISE2 TRISE1 TRISE0 xxxx
6420 PORTE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — RE9 RE8 RE7 RE6 RE5 RE4 RE3 RE2 RE1 RE0 xxxx
6440 LATE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — LATE9 LATE8 LATE7 LATE6 LATE5 LATE4 LATE3 LATE2 LATE1 LATE0 xxxx
6440 ODCE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — ODCE9 ODCE8 ODCE7 ODCE6 ODCE5 ODCE4 ODCE3 ODCE2 ODCE1 ODCE0 xxxx
6450 CNPUE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — CNPUE9 CNPUE8 CNPUE7 CNPUE6 CNPUE5 CNPUE4 CNPDE3 CNPUE2 CNPUE1 CNPUE0 xxxx
6460 CNPDE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — CNPDE9 CNPDE8 CNPDE7 CNPDE6 CNPDE5 CNPDE4 CNPDE3 CNPDE2 CNPDE1 CNPDE0 xxxx
6470 CNCONE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 ON — SIDL — — — — — — — — — — — — — 0000
6480 CNENE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — — CNIEE9 CNIEE8 CNIEE7 CNIEE6 CNIEE5 CNIEE4 CNIEE3 CNIEE2 CNIEE1 CNIEE0 xxxx
6490 CNSTATE
31:16 — — — — — — — — — — — — — — — — 0000
15:0 — — — — — —
CN
STATE9
CN
STATE8
CN
STATE7
CN
STATE6
CN
STATE5
CN
STATE4
CN
STATE3
CN
STATE2
CN
STATE1
CN
STATE0
xxxx
Legend: x = Unknown value on Reset; — = Unimplemented, read as ‘0’; Reset values are shown in hexadecimal.
Note 1: All registers in this table have corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 12.2 “CLR, SET, and INV Registers” for
more information.