Specifications

30
ETH_RX_ERR
ETH_RXD<7..0>
0
1
2
3
4 5 6
7
ETH_TXD<7..0>
0
1
2
3
30
4 5 6
7
30
30
GTXCLK
M3X_LAN_CLKO
M3X_LAN_CLK
M3X_RMIISEL
M3X_DCESEL
ETH_RX_CRS
ETH_COL_DET
ETH_MDIO
ETH_MDC
ETH_TX_EN
ETH_TX_CLK
GMII_TX_ER_
ETH_RXDV
ETH_RX_CLK
RP08
4
3
2
1
5 6
7
8
RPB27
4
3
1
5 6
7
8
RP10
4
3
2
1
5 6
7
8
R7
T7
P11
T5
T3
T2
P12
R12
T12
T8 R8 P8 T9 R9 P9 T10 R10 P10 R11 T11
T6 R3 P4 R4 T4 P5 R5 P6 R6 P3
RP11
4
3
2
1
5
6
7
8
R2
2
U05
10/03/2007
5/26(TOTAL)
5/12(BLOCK)
CR-5 : @\_RC_LIB\.\_RC_TOP_DN_\(SCH_1):PAGE5
DS33M33DK01A0
STEVE SCULLY
ETHERNET. P.5-6,19,25-26
BLOCK NAME: _rc_top_dn_.
6C4
6C36D3
6C3 6C4
6A1 6C4
6A7
6A5
8B2
8B2
6D4
6D4
6B4
6B4
6C3 6C3
6B1
6C4
6D4
6D3
PAGE: DATE:
TITLE:
ENGINEER:
A A B B C C D
D
1
1
2
2
3
3
4
45
56
6
7
7
8 8
DS33M33_U
ETHERNET MAC I/F
LANCLKO
TXD[1] TXD[3] TXD[2] TXD[4] TXD[6] TXD[5]
RXD[1] RXD[0] RXD[4] RXD[2] RXD[3] RXD[5] RXD[7] RXD[6]
TXD[7] TXD[0]
RXCLK RXERR
RXDVTXEN
TXERR TXCLK
CRS
COL
DCESEL
MDC
MDIO
RMISEL
GTXCLK
LANCLKI