Datasheet

MAX5580–MAX5585
Buffered, Fast-Settling, Quad,
12-/10-/8-Bit, Voltage-Output DACs
______________________________________________________________________________________ 23
CONTROL BITS DATA BITS
DATA
C3 C2 C1 C0 D27 D26 D25 D24 D23 D22 D21 D20 D19 D18 D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
FUNCTION
READ INPUT AND DAC REGISTERS A—D
DIN 1111010X1111111111111111XXXXXXXX
DOUTRB XXXXXXXX
D23
D22
D21
D20
D19
D18
D17
D16
D15/X
D14/X
D13/X
D12/X
D11
D10
D9
D8
D7
D6
D5
D4
D3/X
D2/X
D1/X
D0/X
Read input register A and DAC register A (all 24 bits).**
†
DIN 1111011X1111111111111111XXXXXXXX
DOUTRB XXXXXXXX
D23
D22
D21
D20
D19
D18
D17
D16
D15/X
D14/X
D13/X
D12/X
D11
D10
D9
D8
D7
D6
D5
D4
D3/X
D2/X
D1/X
D0/X
Read input register B and DAC register B (all 24 bits).**
†
DIN 1111100X1111111111111111XXXXXXXX
DOUTRB XXXXXXXX
D23
D22
D21
D20
D19
D18
D17
D16
D15/X
D14/X
D13/X
E12/X
D11
D10
D9
D8
D7
D6
D5
D4
D3/X
D2/X
D1/X
D0/X
Read input register C and DAC register C (all 24 bits).**
†
DIN 1111101X1111111111111111XXXXXXXX
DOUTRB XXXXXXXX
D23
D22
D21
D20
D19
D18
D17
D16
D15/X
D14/X
D13/X
E12/X
D11
D10
D9
D8
D7
D6
D5
D4
D3/X
D2/X
D1/X
D0/X
Read input register D and DAC register D (all 24 bits).**
†
Table 2c. 24-Bit Read Commands
X = Don’t care. **
D23–D12 represent the 12-bit data from the appropriate DAC output register. D11–D0 represent the 12-bit data from the corresponding input register.
For the MAX5582/MAX5583, bits D13, D12, D1, and D0 are don’t-care bits. For the MAX5584/MAX5585, bits D15–D12 and D3–D0 are don’t-care bits.
†
During readback, all ones (0xFF) must be clocked into DIN for all 24 bits. No command can be issued before all 24 bits have been clocked out. CS must
be kept low while all 24 bits are clocked out.