Datasheet

DS26504 T1/E1/J1/64KCC BITS Element
111 of 129
18. FUNCTIONAL TIMING DIAGRAMS
18.1 Processor Interface
18.1.1 Parallel Port Mode
See the AC Timing section.
18.1.2 SPI Serial Port Mode
Figure 18-1. SPI Serial Port Access, Read Mode, CPOL = 0, CPHA = 0
1
A7
0 0 0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
LSBMSB
LSB
MSB
SCK
C
S
MOSI
MISO
B
A6
A5 A4 A3 A2 A1
LSBMSB
A0
Figure 18-2. SPI Serial Port Access, Read Mode, CPOL = 1, CPHA = 0
SCK
C
S
1
A7
0 0 0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
LSBMSB
LSB
MSB
MOSI
MISO
B
A6 A5 A4 A3 A2 A1
LSBMSB
A0
Figure 18-3. SPI Serial Port Access, Read Mode, CPOL = 0, CPHA = 1
SCK
C
S
1
A7
0 0 0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
LSBMSB
LSB
MSB
MOSI
MISO
B
A6 A5 A4 A3 A2 A1
LSBMSB
A0