User`s manual

A.1.2 delay.v
1 ‘timescale 1ns / 1ps
2 //////////////////////////////////////////////////////////////////////////////////
3 // Company:
4 // Engineer:
5 //
6 // Create Date: 23:13:26 12/02/2014
7 // Design Name:
8 // Module Name: delay
9 // Project Name:
10 // Target Devices:
11 // Tool versions:
12 // Description:
13 //
14 // Dependencies:
15 //
16 // Revision:
17 // Revision 0.01 - File Created
18 // Additional Comments:
19 //
20 //////////////////////////////////////////////////////////////////////////////////
21 // pulse synchronizer
22 module synchronize #(parameter NSYNC = 2, parameter W = 1) // number of sync flops. must be >= 2
23 (input clk, input [W-1:0] in,
24 output reg [W-1:0] out);
25
26 reg [(NSYNC-1)*W-1:0] sync;
27
28 always @ (posedge clk)
29 begin
30 {out,sync} <= {sync[(NSYNC-1)*W-1:0],in};
31 end
32 endmodule
A.1.3 display 16hex.v
1 ///////////////////////////////////////////////////////////////////////////////
2 //
3 // 6.111 FPGA Labkit -- Hex display driver
4 //
5 // File: display_16hex.v
6 // Date: 24-Sep-05
7 //
8 // Created: April 27, 2004
9 // Author: Nathan Ickes
31