Service manual

Page Address
I / O Buffer
Line Decoder
b
0 b 1 b 2 b 3 b 4 b 5 b 6 b 7
Line Counter
Staet Line Register
Displey
Timing
Generator
Common
SEG
0 ~SEG 60
COM 0 ~COM 15
Timing
Generator
Page Address Decoder
RST
D
0 ~D 7
A 0
Instruction
Decoder
Reset
MPU Interface
Bus
Holder
Status
Multiplexer
Com. Address
Register
Com. Address
Counter
Culumn Decoder
Display
Data RAM
Display Data Latch
M/S
FR
OSC
2
OSC
2
Segment
Driver
V DD V SS V 1 V 2 V 3 V 4 V 5
Common
Driver
V
DD
, V
1
. V
4
. V
5
V
DD
, V
2
. V
3
. V
5
2560 bit
BF
Register
E (RD)
R/W (RD)
251
26
50
SEG20
SEG21
SEG22
SEG23
SEG24
SEG25
SEG26
SEG27
SEG28
SEG29
SEG30
SEG31
SEG32
SEG33
SEG34
SEG35
SEG36
SEG37
SEG38
SEG39
SEG40
SEG41
SEG42
SEG43
SEG44
VSS
D0
D1
D2
D3
D4
D5
D6
D7
VDD
RST
FR
V
5
V3
V2
M/S
V
4
V1
COM0
COM1
COM2
COM3
COM4
COM5
COM6
R/W (WR) E (RD) OSC
2
OSC1 A0 SEG0 SEG1 SEG2 SEG3 SEG4 SEG5 SEG6 SEG7 SEG8 SEG9 SEG10 SEG11 SEG12 SEG13 SEG14 SEG15 SEG16 SEG17 SEG18 SEG19
COM7 COM8 COM9 COM10 COM11 COM12 COM13 COM14 COM15 SEG60 SEG59 SEG58 SEG57 SEG56 SEG55 SEG54 SEG53 SEG52 SEG51 SEG50 SEG49 SEG48 SEG47 SEG46 SEG45
5175
NJU6450A
76
100
19 20
Pin Configuration
Block Diagram
NJU6450A