Specifications

vi
Subject to Change – 17 January 1997
B.4.1
SIO PCI-to-ISA Bridge Configuration Address Space . . . . . . . . . . . .
B–13
B.5
PCI Special/Interrupt Acknowledge Cycle Address Space. . . . . . . . . . . .
B–15
B.6
Hardware-Specific and Miscellaneous Register Space . . . . . . . . . . . . . .
B–15
B.6.1
CIA Main CSR Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B–15
B.6.2
CIA Memory Control CSR Space. . . . . . . . . . . . . . . . . . . . . . . . . . . .
B–16
B.6.3
CIA PCI Address Translation Map Space . . . . . . . . . . . . . . . . . . . . .
B–17
B.7
21164 Microprocessor Cbox IPR Space. . . . . . . . . . . . . . . . . . . . . . . . . .
B–20
C SROM Initialization
C.1
SROM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–1
C.2
Firmware Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–2
C.3
Automatic CPU Speed Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–3
C.4
Memory Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–4
C.5
Bcache Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–4
C.6
Special ROM Header . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–5
C.7
Flash ROM Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–8
C.8
Flash ROM Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–9
C.9
Icache Flush Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
C–10
D Supporting Products
E Glossary and Acronyms
F Support, Products, and Documentation
Index