Specifications

17 January 1997 – Subject to Change
v
A System Address Mapping
A.1
Address Mapping Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–1
A.2
21164 Address Space Configuration Supported by the CIA . . . . . . .
A–2
A.2.1
21164 Access to Address Space . . . . . . . . . . . . . . . . . . . . . . . .
A–4
A.2.2
PCI Access to Address Space . . . . . . . . . . . . . . . . . . . . . . . . . .
A–4
A.3
21164 Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–8
A.3.1
PCI Dense Memory Space . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–10
A.3.2
PCI Sparse Memory Space. . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–12
A.3.3
PCI Sparse I/O Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–17
A.3.4
PCI Configuration Space. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–21
A.3.4.1
Device Select (IDSEL) . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–24
A.3.4.2
PCI Special/Interrupt Acknowledge Cycles. . . . . . . . . . . . .
A–25
A.3.4.3
Hardware-Specific and Miscellaneous Register Space . . .
A–26
A.3.5
Byte/Word PCI Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–26
A.4
PCI-to-Physical Memory Addressing . . . . . . . . . . . . . . . . . . . . . . . .
A–29
A.4.1
Address Mapping Windows. . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–29
A.4.1.1
PCI Device Address Space. . . . . . . . . . . . . . . . . . . . . . . . .
A–31
A.4.1.2
Address Mapping Example. . . . . . . . . . . . . . . . . . . . . . . . .
A–31
A.4.2
Direct-Mapped Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–34
A.4.3
Scatter-Gather Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A–35
A.4.3.1
Scatter-Gather Translation Lookaside Buffer (TLB) . . . . . .
A–37
A.4.4
Suggested Use of a PCI Window . . . . . . . . . . . . . . . . . . . . . . .
A–41
A.4.4.1
PCA Compatibility Addressing and Holes. . . . . . . . . . . . . .
A–42
A.4.4.2
Memory Chip Select Signal mem_cs_l . . . . . . . . . . . . . . . .
A–42
B I/O Space Address Maps
B.1
PCI Sparse Memory Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B–1
B.2
PCI Sparse I/O Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B–1
B.2.1
PCI Sparse I/O Space-Region A. . . . . . . . . . . . . . . . . . . . . . . . .
B–1
B.2.1.1
FDC37C935 Combination Controller Register Address
Space
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B–2
B.2.1.2
Flash ROM Segment Select Register. . . . . . . . . . . . . . . . . .
B–5
B.2.1.3
Configuration Jumpers (CF0–CF7). . . . . . . . . . . . . . . . . . . .
B–5
B.2.1.4
Interrupt Control PLD Addresses . . . . . . . . . . . . . . . . . . . . .
B–6
B.2.2
PCI Sparse I/O Space-Region B. . . . . . . . . . . . . . . . . . . . . . . . .
B–6
B.3
PCI Dense Memory Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
B–10
B.3.1
Flash ROM Memory Addresses . . . . . . . . . . . . . . . . . . . . . . . .
B–10
B.3.2
Map of Flash ROM Memory . . . . . . . . . . . . . . . . . . . . . . . . . . .
B–11
B.3.3
Flash ROM Configuration Registers . . . . . . . . . . . . . . . . . . . . .
B–11
B.4
PCI Configuration Address Space . . . . . . . . . . . . . . . . . . . . . . . . . .
B–13