Intel 64 and IA-32 Architectures Software Developers Manual Volume 2B, Instruction Set Reference, N-Z

B-26 Vol. 2B
INSTRUCTION FORMATS AND ENCODINGS
qwordregister to memory64 0100 1RXB : 0010 0001 : mod qwordreg r/m
immediate to register 0100 000B : 1000 00sw : 11 100 reg :
immediate
immediate32 to qwordregister 0100 100B 1000 0001 : 11 100 qwordreg :
imm32
immediate to AL, AX, or EAX 0010 010w : immediate
immediate32 to RAX 0100 1000 0010 1001 : imm32
immediate to memory 0100 00XB : 1000 00sw : mod 100 r/m :
immediate
immediate32 to memory64 0100 10XB : 1000 0001 : mod 100 r/m :
immediate32
immediate8 to memory64 0100 10XB : 1000 0011 : mod 100 r/m :
imm8
BSF – Bit Scan Forward
register1, register2 0100 0R0B 0000 1111 : 1011 1100 : 11 reg1
reg2
qwordregister1, qwordregister2 0100 1R0B 0000 1111 : 1011 1100 : 11
qwordreg1 qwordreg2
memory, register 0100 0RXB 0000 1111 : 1011 1100 : mod reg
r/m
memory64, qwordregister 0100 1RXB 0000 1111 : 1011 1100 : mod
qwordreg r/m
BSR – Bit Scan Reverse
register1, register2 0100 0R0B 0000 1111 : 1011 1101 : 11 reg1
reg2
qwordregister1, qwordregister2 0100 1R0B 0000 1111 : 1011 1101 : 11
qwordreg1 qwordreg2
memory, register 0100 0RXB 0000 1111 : 1011 1101 : mod reg
r/m
memory64, qwordregister 0100 1RXB 0000 1111 : 1011 1101 : mod
qwordreg r/m
BSWAP – Byte Swap 0000 1111 : 1100 1 reg
BSWAP – Byte Swap 0100 100B 0000 1111 : 1100 1 qwordreg
Table B-15. General Purpose Instruction Formats and Encodings
for 64-Bit Mode (Contd.)
Instruction and Format Encoding