Intel 64 and IA-32 Architectures Software Developers Manual Volume 2B, Instruction Set Reference, N-Z

B-28 Vol. 2B
INSTRUCTION FORMATS AND ENCODINGS
BTR – Bit Test and Reset
register, immediate 0100 000B 0000 1111 : 1011 1010 : 11 110
reg: imm8
qwordregister, immediate8 0100 100B 0000 1111 : 1011 1010 : 11 110
qwordreg: imm8
memory, immediate 0100 00XB 0000 1111 : 1011 1010 : mod
110 r/m : imm8
memory64, immediate8 0100 10XB 0000 1111 : 1011 1010 : mod
110 r/m : imm8
register1, register2 0100 0R0B 0000 1111 : 1011 0011 : 11 reg2
reg1
qwordregister1, qwordregister2 0100 1R0B 0000 1111 : 1011 0011 : 11
qwordreg2 qwordreg1
memory, register 0100 0RXB 0000 1111 : 1011 0011 : mod reg
r/m
memory64, qwordreg 0100 1RXB 0000 1111 : 1011 0011 : mod
qwordreg r/m
BTS – Bit Test and Set
register, immediate 0100 000B 0000 1111 : 1011 1010 : 11 101
reg: imm8
qwordregister, immediate8 0100 100B 0000 1111 : 1011 1010 : 11 101
qwordreg: imm8
memory, immediate 0100 00XB 0000 1111 : 1011 1010 : mod
101 r/m : imm8
memory64, immediate8 0100 10XB 0000 1111 : 1011 1010 : mod
101 r/m : imm8
register1, register2 0100 0R0B 0000 1111 : 1010 1011 : 11 reg2
reg1
qwordregister1, qwordregister2 0100 1R0B 0000 1111 : 1010 1011 : 11
qwordreg2 qwordreg1
memory, register 0100 0RXB 0000 1111 : 1010 1011 : mod reg
r/m
memory64, qwordreg 0100 1RXB 0000 1111 : 1010 1011 : mod
qwordreg r/m
Table B-15. General Purpose Instruction Formats and Encodings
for 64-Bit Mode (Contd.)
Instruction and Format Encoding