Intel 64 and IA-32 Architectures Software Developers Manual Volume 2B, Instruction Set Reference, N-Z

Vol. 2B B-27
INSTRUCTION FORMATS AND ENCODINGS
BT – Bit Test
register, immediate 0100 000B 0000 1111 : 1011 1010 : 11 100
reg: imm8
qwordregister, immediate8 0100 100B 1111 : 1011 1010 : 11 100
qwordreg: imm8 data
memory, immediate 0100 00XB 0000 1111 : 1011 1010 : mod
100 r/m : imm8
memory64, immediate8 0100 10XB 0000 1111 : 1011 1010 : mod
100 r/m : imm8 data
register1, register2 0100 0R0B 0000 1111 : 1010 0011 : 11 reg2
reg1
qwordregister1, qwordregister2 0100 1R0B 0000 1111 : 1010 0011 : 11
qwordreg2 qwordreg1
memory, reg 0100 0RXB 0000 1111 : 1010 0011 : mod reg
r/m
memory, qwordreg 0100 1RXB 0000 1111 : 1010 0011 : mod
qwordreg r/m
BTC – Bit Test and Complement
register, immediate 0100 000B 0000 1111 : 1011 1010 : 11 111
reg: imm8
qwordregister, immediate8 0100 100B 0000 1111 : 1011 1010 : 11 111
qwordreg: imm8
memory, immediate 0100 00XB 0000 1111 : 1011 1010 : mod
111 r/m : imm8
memory64, immediate8 0100 10XB 0000 1111 : 1011 1010 : mod
111 r/m : imm8
register1, register2 0100 0R0B 0000 1111 : 1011 1011 : 11 reg2
reg1
qwordregister1, qwordregister2 0100 1R0B 0000 1111 : 1011 1011 : 11
qwordreg2 qwordreg1
memory, register 0100 0RXB 0000 1111 : 1011 1011 : mod reg
r/m
memory, qwordreg 0100 1RXB 0000 1111 : 1011 1011 : mod
qwordreg r/m
Table B-15. General Purpose Instruction Formats and Encodings
for 64-Bit Mode (Contd.)
Instruction and Format Encoding