Intel Xeon Processor and Intel E7500/E7501Chipset Compatible Platform Design Guide
R
D
C
B
B
D
C
1
12345678
2345678
A
A
LAST REVISED:
DRAWN BY:
1900 Prairie City Road
Folsom, California 095630 OF
TITLE:
PROJECT:
Rev:
KC533
Intel Corporation
+V2_5
+V2_5
+V2_5
BA0
BA1
BA2
CAS_N
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CK0
CK0_N
CKE0
CKE1
DQ0
DQ1
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ2
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ3
DQ30
DQ31
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ4
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ5
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ6
DQ60
DQ61
DQ62
DQ63
DQ7
DQ8
DQ9
DQS0
DQS1
DQS10
DQS11
DQS12
DQS13
DQS14
DQS15
DQS16
DQS17
DQS2
DQS3
DQS4
DQS5
DQS6
DQS7
DQS8
DQS9
DU_CK1
DU_CK1_N
DU_CK2
DU_CK2_N
MA0
MA1
MA10
MA11
MA12
MA2
MA3
MA4
MA5
MA6
MA7
MA8
MA9
NC1
NC2
NC_FETEN
NC4
NC5
MA13
NC_S2_N
NC_S3_N
RAS_N
RESET
S0_N
S1_N
SA0
SA1
SA2
SCL
SDA
VDD1
VDD2
VDD3
VDD4
VDD5
VDD6
VDD7
VDD8
VDD9
VDDID
VDDQ1
VDDQ10
VDDQ11
VDDQ12
VDDQ13
VDDQ14
VDDQ16
VDDQ2
VDDQ3
VDDQ4
VDDQ5
VDDQ6
VDDQ7
VDDQ8
VDDQ9
VDDSPD
VSS
VSS1
VSS10
VSS11
VSS12
VSS13
VSS14
VSS15
VSS16
VSS17
VSS18
VSS19
VSS2
VSS20
VSS21
VSS3
VSS4
VSS5
VSS6
VSS8
VSS9
WE_N
VSS7
VDDQ15
VREF
CB7
NC3
DDR DIMM
47
I/O Processor Local Memory
IOP DDR DIMM
85
IOP_SMBUS_CLK
44
IOP_SMBUS_DAT
44
IOP_VREF_DDR_DIMM
45
59
52
113
65
44
45
49
51
134
135
142
137
138
21
111
2
4
19
20
105
106
109
110
23
24
28
31
6
114
117
121
123
33
35
39
40
126
127
8
131
133
53
55
57
60
146
147
150
151
94
61
64
68
69
153
155
161
162
72
73
95
79
80
165
166
170
171
83
84
87
88
98
174
175
178
179
99
12
13
5
14
107
119
129
149
159
169
177
140
25
36
56
67
78
86
47
97
16
17
75
76
48
43
141
118
115
103
41
130
37
32
125
29
122
27
9
90
173
102
101
167
71
163
154
10
157
158
181
182
183
92
91
7
38
46
70
85
168
148
120
108
82
15
156
143
136
128
112
96
22
30
54
62
77
180
172
164
184
50
3
81
89
176
160
152
145
139
132
124
116
11
100
93
18
26
34
42
66
74
63
58
104
1
144
J9
IOP_RS_MA12
IOP_RS_MA11
IOP_RS_MA10
IOP_RS_MA9
IOP_RS_MA8
IOP_RS_MA7
IOP_RS_MA6
IOP_RS_MA5
IOP_RS_MA4
IOP_RS_MA3
IOP_RS_MA2
IOP_RS_MA1
IOP_RS_MA0
IOP_RS_MA[12:0]
IOP_RS_CK1
45
IOP_RST_N
45
R392
4.7K
R1159
1.5K 1%
R1160
1.5K 1%
IOP_RS_CK0
45
IOP_RS_CK1_N
45
IOP_RS_CK2_N
45
IOP_RS_CK0_N
45
IOP_RS_CK2
45
C249
0.1UF
IOP_SA0
R394
4.7K
R393
4.7K
IOP_RS_BA1_N
48,49
IOP_RS_BA0_N
48,49
IOP_RS_CKE1
IOP_RS_CKE0
IOP_RS_DM8
IOP_RS_DM7
IOP_RS_DM6
IOP_RS_DM5
IOP_RS_DM4
IOP_RS_DM3
IOP_RS_DM2
IOP_RS_DM1
IOP_RS_DM0
IOP_RS_DM[8:0]
IOP_RS_CB7
IOP_RS_CB4
IOP_RS_CB5
IOP_RS_CB6
IOP_RS_CB1
IOP_RS_CB2
IOP_RS_CB0
IOP_RS_CB3
IOP_RS_CB[7:0]
IOP_RS_DQS8
IOP_RS_DQS7
IOP_RS_DQS6
IOP_RS_DQS5
IOP_RS_DQS4
IOP_RS_DQS3
IOP_RS_DQS2
IOP_RS_DQS1
IOP_RS_DQS0
IOP_RS_DQS[8:0]
IOP_RS_S0_N
48,49
IOP_RS_S1_N
48,49
IOP_SA2
IOP_SA1
IOP_RS_RAS_N
48,49
IOP_RS_WE_N
48,49
IOP_RS_CAS_N
48,49
1.0INTEL (R) E7501 CHIPSET CUSTOMER REFERENCE BOARD
11/18/02
IOP_RS_DQ3
IOP_RS_DQ5
IOP_RS_DQ6
IOP_RS_DQ7
IOP_RS_DQ8
IOP_RS_DQ9
IOP_RS_DQ10
IOP_RS_DQ11
IOP_RS_DQ12
IOP_RS_DQ13
IOP_RS_DQ14
IOP_RS_DQ15
IOP_RS_DQ16
IOP_RS_DQ17
IOP_RS_DQ18
IOP_RS_DQ19
IOP_RS_DQ20
IOP_RS_DQ21
IOP_RS_DQ22
IOP_RS_DQ23
IOP_RS_DQ24
IOP_RS_DQ25
IOP_RS_DQ26
IOP_RS_DQ27
IOP_RS_DQ28
IOP_RS_DQ29
IOP_RS_DQ30
IOP_RS_DQ31
IOP_RS_DQ32
IOP_RS_DQ33
IOP_RS_DQ34
IOP_RS_DQ35
IOP_RS_DQ36
IOP_RS_DQ37
IOP_RS_DQ38
IOP_RS_DQ39
IOP_RS_DQ40
IOP_RS_DQ41
IOP_RS_DQ42
IOP_RS_DQ43
IOP_RS_DQ44
IOP_RS_DQ45
IOP_RS_DQ46
IOP_RS_DQ47
IOP_RS_DQ48
IOP_RS_DQ49
IOP_RS_DQ50
IOP_RS_DQ51
IOP_RS_DQ52
IOP_RS_DQ53
IOP_RS_DQ54
IOP_RS_DQ55
IOP_RS_DQ56
IOP_RS_DQ57
IOP_RS_DQ58
IOP_RS_DQ59
IOP_RS_DQ61
IOP_RS_DQ62
IOP_RS_DQ2
IOP_RS_DQ1
IOP_RS_DQ0
IOP_RS_DQ60
IOP_RS_DQ4
IOP_RS_DQ63
IOP_RS_DQ[63:0]