Datasheet

Processor Uncore Configuration Registers
292 Datasheet, Volume 2
The following register maps are for memory controller control logic registers:
Table 4-10. Memory Controller Channel Rank Registers: Bus N, Device 15, 
Function 2–5 Offset 100h–1FCh
PXPENHCAP 100h RIRILV0OFFSET_3 180h
104h RIRILV1OFFSET_3 184h
RIRWAYNESSLIMIT_0 108h RIRILV2OFFSET_3 188h
RIRWAYNESSLIMIT_1 10Ch RIRILV3OFFSET_3 18Ch
RIRWAYNESSLIMIT_2 110h RIRILV4OFFSET_3 190h
RIRWAYNESSLIMIT_3 114h RIRILV5OFFSET_3 194h
RIRWAYNESSLIMIT_4 118h RIRILV6OFFSET_3 198h
11Ch RIRILV7OFFSET_3 19Ch
RIRILV0OFFSET_0 120h RIRILV0OFFSET_4 1A0h
RIRILV1OFFSET_0 124h RIRILV1OFFSET_4 1A4h
RIRILV2OFFSET_0 128h RIRILV2OFFSET_4 1A8h
RIRILV3OFFSET_0 12Ch RIRILV3OFFSET_4 1ACh
RIRILV4OFFSET_0 130h RIRILV4OFFSET_4 1B0h
RIRILV5OFFSET_0 134h RIRILV5OFFSET_4 1B4h
RIRILV6OFFSET_0 138h RIRILV6OFFSET_4 1B8h
RIRILV7OFFSET_0 13Ch RIRILV7OFFSET_4 1BCh
RIRILV0OFFSET_1 140h RSP_FUNC_ADDR_MATCH_LO 1C0h
RIRILV1OFFSET_1 144h RSP_FUNC_ADDR_MATCH_HI 1C4h
RIRILV2OFFSET_1 148h RSP_FUNC_ADDR_MASK_LO 1C8h
RIRILV3OFFSET_1 14Ch RSP_FUNC_ADDR_MASK_HI 1CCh
RIRILV4OFFSET_1 150h
1D0h
RIRILV5OFFSET_1 154h
1D4h
RIRILV6OFFSET_1 158h
1D8h
RIRILV7OFFSET_1 15Ch
1DCh
RIRILV0OFFSET_2 160h
1E0h
RIRILV1OFFSET_2 164h
1E4h
RIRILV2OFFSET_2 168h
1E8h
RIRILV3OFFSET_2 16Ch
1ECh
RIRILV4OFFSET_2 170h
1F0h
RIRILV5OFFSET_2 174h
1F4h
RIRILV6OFFSET_2 178h
1F8h
RIRILV7OFFSET_2 17Ch
1FCh