Datasheet

preliminary preliminary
iC-LFL1402
256x1-ZEILENSENSOR
Ausgabe A3, Seite 6/8
FUNKTIONSBESCHREIBUNG
Normalbetrieb
Nach einem internen Power-On-Reset sind die In-
tegrations- und Hold-Kapazitäten gelöscht, und die
Sample-and-Hold-Schaltung befindet sich im Sample-
Modus. Mit einem High-Pegel an SI und einer steigen-
den Flanke an CLK beginnt ein Auslesezyklus und da-
mit auch eine neue Integrationsperiode.
Dazu werden die Hold-Kapazitäten der Pixel 1 bis 255
sofort (SNH = 1) und von Pixel 256 (SNH256 = 1)
erst einen Takt später in den Hold-Modus gesetzt. Die-
ses spezielle Verfahren ermöglicht ein Auslesen aller
Pixel mit nur 256 Takten. Das Löschen der Integrati-
onskapazitäten geschieht mit einem einen Takt langen
Reset-Signal (NRCI = 0) zwischen der 2. und 3. fal-
lenden Flanke des Auslesetakts (siehe Bild 4). Nach
dem Auslesen der 255 Pixel werden diese wieder in
den Sample-Modus (SNH = 0) gesetzt und nach einem
weiteren Takt auch das Pixel 256 (SNH256 = 0).
SNH
SNH256
NRCI
Integrationszeit Pixel 1−255
Integrationszeit Pixel 256
Pix256
Pix255
...
Pix255 Pix256Pix254
255
Pix1
1
256
3
V(AO)
CLK
SI
Pix2 Pix3
254
1 2
255
256
2 4
...
Pix1
Bild 4: Auslese- und Integrationsablauf
Wenn vor dem 256. Takt wieder ein High-Pegel an SI
anliegt, wird der aktuelle Auslesevorgang gestoppt und
sofort mit Pixel 1 neu begonnen. Dabei behalten die
Hold-Kapazitäten ihren alten Wert, d. h. der Hold-Mo-
dus bleibt erhalten (SNH/SNH256 = 0).
Pix2 Pix3
254
1
256
5
1
Pix4 Pix5
2 3
Pix2
4
Pix256
2
Pix1
...
...
SNH
SNH256
NRCI
2 4
Pix4Pix3
255
Pix255 Pix256
Pix254
Pix1Pix1
1
256
3
V(AO)
CLK
SI
Bild 5: Neustart eines Auslesevorgangs
Bei mehr als 256 Takten bis zum nächsten SI-Signal
wird Pixel 1 ohne Hold-Modus ausgegeben; die Aus-
gangsspannung folgt der Spannung der Integrations-
Kapazität von Pixel 1.