Datasheet

iC-LF1401
128x1-ZEILENSENSOR
Ausgabe A3, Seite 7/9
FUNKTIONSBESCHREIBUNG
Normalbetrieb
Nach einem internen Power-On-Reset sind die Inte-
grations- und Hold-Kapazitäten gelöscht und die Sam-
ple-und-Hold-Schaltung befindet sich im Sample-Mo-
dus. Mit einem High-Pegel an SI und einer steigenden
Flanke an CLK beginnt ein Auslesezyklus und damit
auch eine neue Integrationsperiode.
Dazu werden die Hold-Kapazitäten der Pixel 1 bis 127
sofort (SNH = 1) und von Pixel 128 (SNH128 = 1) erst
einen Takt später in den Hold-Modus gesetzt. Dieses
spezielle Verfahren ermöglicht ein Auslesen aller Pixel
mit nur 128 Takten. Das Löschen der Integrations-Ka-
pazitäten geschieht mit einem einen Takt langen Re-
set-Signal (NRCI = 0) zwischen der 2. und 3. fallenden
Flanke des Auslesetakts (siehe Bild 4). Nach dem Aus-
lesen der 127 Pixel werden diese wieder in den Sam-
ple-Modus (SNH = 0) gesetzt und nach einem weiteren
Takt auch das Pixel 128 (SNH128 = 0).
SNH
SNH128
NRCI
Integrationszeit Pixel 1−127
Integrationszeit Pixel 128
Pix128
Pix127
...
Pix127 Pix128Pix126
127
Pix1
1
128
3
V(AO)
CLK
SI
Pix2 Pix3
126
1 2
127
128
2 4
...
Pix1
Bild 4: Auslese- und Integrationsablauf
Wenn vor dem 128. Takt wieder ein HIGH-Pegel an
SI anliegt, wird der aktuelle Auslesevorgang gestoppt
und sofort mit Pixel 1 neu begonnen. Dabei behalten
die Hold-Kapazitäten ihren alten Wert, d. h. der Hold-
Modus bleibt erhalten (SNH/SNH128 = 0).
Pix2 Pix3
126
1
128
5
1
Pix4 Pix5
2 3
Pix2
4
Pix128
2
Pix1
...
...
SNH
SNH128
NRCI
2 4
Pix4Pix3
127
Pix127 Pix128
Pix126
Pix1Pix1
1
128
3
V(AO)
CLK
SI
Bild 5: Neustart eines Auslesevorgangs
Bei mehr als 128 Takten bis zum nächsten SI-Signal
wird Pixel 1 ohne Hold-Modus ausgegeben; die Aus-
gangsspannung folgt der Spannung der Integrations-
Kapazität von Pixel 1.