お客様各位 資料に記載された社名の変更について 2008 年 3 月 21 日をもって、富士通の LSI 事業は、富士通マイクロエレクトロニクス株式会社へ 承継されました。 したがいまして、本資料に記載された「富士通」および「富士通株式会社」などの社名は全て 「富士通マイクロエレクトロニクス株式会社」に変更されておりますので、ご理解いただけますよう、 お願い致します。 また、関連資料におきましては、社名以外の内容について変更はございません。 なお、富士通マイクロエレクトロニクス製品に関する詳細は、以下の窓口へお問い合わせくださ い。 お問い合わせ先 富士通エレクトロニクス株式会社 〒163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.
富士通半導体デバイス MEMORY MANUAL MN05–00009–4 FRAM ガイドブック
FRAM ガイドブック 富士通株式会社
はじめに はじめに FRAM は , DRAM や SRAM の低電圧・高速ランダムアクセス性能と Flash Memory や EEPROM の データの不揮発特性を併せ持ちながら , 従来とは異なる記憶方法により低消費電力で動作する記憶媒 体です。 富士通の半導体技術の粋を結集した FRAM は , 無線通信技術や信頼度の高いセキュリティ技術を 使った非接触型スマートカードや新携帯情報機器等の未来の社会インフラやシステムに欠かすこと のできない理想的なメモリです。 本書の目的と対象読者 本書の目的は , FRAM の概要を理解していただくことです。特に , 技術的な疑問を解決し , DRAM や Flash Memory などの他の既存メモリとの違いや FRAM がどのようなアプリケーションに適してい るかを示しています。 また , 製品に関するご質問は , 弊社営業担当部門またはサポート部門へお問い合わせください。 本書の全体構成 本書は以下の 1 章から 7 章により構成されています。 第 1 章 概要 FRAM の概要について記述しています。 第 2 章 技術解説 FRAM の技術面について簡
・ 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は当社営業担当部門 にご確認ください。 ・ 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示した もので , 実際に使用する機器での動作を保証するものではありません。従いまして , これらを使用 するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する 損害などについては , 当社はその責任を負いません。 ・ 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権 等の知的財産権やその他の権利の使用権または実施権の許諾を意味するものではありません。 また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を 行うものではありません。従いまして , これらの使用に起因する第三者の知的財産権やその他の 権利の侵害について , 当社はその責任を負いません。 ・ 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途 に使用されることを意図して設計
目次 目次 第 1 章 概要 ...................................................................................................................... 1 1.1 FRAM とは？ ..............................................................................................................................2 1.2 FRAM の歴史 ..............................................................................................................................2 1.3 FRAM と他のメモリの特長比較 ........................................................................
iv
第 1 章 概要 第1章 概要 本章では , FRAM（Ferroelectric RAM） の概要を解説します。 FRAM の基礎的な知識や他メモリとの違 いについて学ぶことができます。 1
第 1 章 概要 1.1 FRAM とは？ FRAM とは強誘電体薄膜（Ferroelectric film）を利用したメモリです。強誘電体膜は , 外部から印加 した電界によって分極し , 外部電界を取り去っても分極が残る（この分極を残留分極とよびます）特 性があります。この特性を利用した FRAM は , 電源を切ってもデータが消えない性質（この性質を不 揮発性とよびます）が有ります。印加する電界の方向を変えることにより , 強誘電体の分極方向が変 わり , これによってデータを書き換えることができます。分極は , 強誘電体結晶を構成する原子の変 位によって起こる極めて速い現象です。よって , FRAM はデータの読み書きが非常に速い優れたメモ リです。 1.2 FRAM の歴史 強誘電体の分極電荷で半導体の表面電荷を制御する実験に最初に成功したのは , スタンフォード大 学の Moll 氏と垂井氏です（1963 年発表）。1974 年には , S. Y.
第 1 章 概要 表 1.1 FRAM と他メモリの特長比較 項目 FRAM 2T/2C, 1T/1C 型 データ保持 不揮発 不揮発 不揮発 不揮発 不揮発 データ保持期間 10 年 10 年 10 年 10 年 セル構成 2T/2C, 1T/1C 6T4C 2T 読出し時間 110 ns SRAM と 同等 書込み電圧 3.3 V 3.3 V データの 書換え 方法 重ね書き サイ クル 180 ns FRAM EEPROM SRAM 型 Flash Memory EPROM MASK ROM DRAM SRAM 不揮発 揮発 揮発 10 年 無限大 − 1年 （電池駆動） 1T 1T 1T 1T/1C 6T 4T+2R 200 ns <120 ns <150 ns <120 ns 70 ns 70 ～ 85 ns *4 20 V 12 V 12 V 不要 3.3 V 3.
第 1 章 概要 1.
第 2 章 技術解説 第2章 技術解説 本章は , FRAM（Ferroelectric RAM）の 技術について簡単に解説しています。 FRAM の基礎的な技術について学ぶこと ができます。 5
第 2 章 技術解説 2.1 FRAM のセル構造 強誘電体膜を不揮発性メモリセルとして集積化した構造の代表的なものには , 大きく 2 種類 , (1) 1T/ 1C 型（2T/2C 型）, (2) MFSFET 型があります。現在製品化という点で先行しているのは , 2T/2C 型 FRAM 方式です。 (1) 1T/1C 型（2T/2C 型）：1 Transistor/1Capacitor (2Tr/2Cap) この構造は DRAM セルと同様 , データを保持する蓄積容量 (C) と , それにアクセスするトランジス タ (T) で構成されます。DRAM セルとの違いは , 蓄積容量の材料が , シリコン酸化膜やシリコン窒化 膜といった常誘電体に替わって , 強誘電体で構成される点にあります。したがって , このセル構造を 持つ FRAM の技術は , DRAM セル技術との類似性が非常に高く , 比較的容易に集積化が可能となりま す。 セル情報の読出しは , セルに電圧を印加したときの分極量の変化に伴う分極電流を読む方式（詳細 は「2.
第 2 章 技術解説 2.2 強誘電体材料 ■ ペロブスカイト構造と PZT 多くの強誘電体は化学式 ABO3 で表され , 中央付近に小さいほうの金属元素を含んだ酸素八面体の 構造をしています。ABO3 型の強誘電体結晶はペロブスカイト型 , イルメナイト型 , タングステンブロ ンズ型に分類されます。FRAM の電荷蓄積用の候補にあがっている強誘電体のほとんどは , 図 2.
第 2 章 技術解説 ■ 他の強誘電体材料 FRAM 用の強誘電体薄膜キャパシタ材料としては , これまで PZT の研究が最も多く行われてきまし た。これは , PZT が大きな残留分極値（2Pr）を有している上に , 比較的容易に強誘電性が得られるこ とや FRAM として用いるのに適当な抗電界値（Ec）を持っているためです。これに対して , Bi 層状 化合物である SBT: SrBi2Ta2O9 は , Ec が小さく , 薄膜化による動作電圧の低減が可能な上に , 1012 回の 分極反転後も疲労がほとんど見られないという特長があります。 SBT の結晶構造を図 2.3 に示します。 Bi Bi Bi :Sr 図 2.
第 2 章 技術解説 2.3 FRAM のプロセスフロー（CMOS プロセスとの組合せ） FRAM のメモリセル断面図とプロセスフローの概略を図 2.4 に示します。まず始めに , 通常の CMOS プロセスで , トランジスタを形成します。その後 , SiN, SiO2 を堆積させます。次に , FRAM 特有のプ ロセスで , 下部電極と上部電極で強誘電体を挟みキャパシタを形成し , トランジスタのプラグと強誘 電体キャパシタを結線します。最後に通常の CMOS ロジックデバイスと同等の配線やカバー膜プロ セスへと進みます。 以上のようなプロセスフローから FRAM プロセスの最大の特長は , CMOS ロジックプロセスとの 相性が良く , CMOS プロセスを大きく変更せずに FRAM キャパシタを搭載できます。 CMOS FRAM ➁ ➁ FRAM ➀ ➀ CMOS FRAM 図 2.
第 2 章 技術解説 2.4 セルの動作原理 FRAM は , 強誘電体材料を使用し , 強誘電体のもつ分極現象を利用したメモリです。FRAM セルの 動作原理を理解するには , 強誘電体の特性 , すなわち分極電荷量 Q の電圧依存が示すヒステリシス特 性と強誘電体キャパシタの分極状態とを対応させて見ていくことが基本となります。 強誘電体キャパシタに印加する電圧を Vf, 上部電極に対して下部電極の電位が高くなる方向をプラ ス（+）にとれば , ヒステリシス曲線と強誘電体キャパシタに蓄積される電荷との関係を図「ヒステ リシス曲線と強誘電体キャパシタの分極状態」に示します。 図 2.
第 2 章 技術解説 ■ リラクゼーション（緩和）特性 ここまで強誘電体キャパシタのヒステリシス特性は , 時間依存を無視して , 滑らかで連続する曲線 として描いてきましたが , 実際は図 2.6 に示すような曲線が観測されます。すなわち , Vf = 0 V の残留 分極点から , 時間依存で A’ → A, または D' → D のように分極量の落ち込みが観測されます。これは , リテンション特性が長時間レンジでの Q の劣化であるのに対して , 短時間での Q の減少としてみるこ とができます。このことは , ヒステリシス特性は , D' → C → D' または A' → F → A' の軌跡を描かず , 時間に依存して D → C → D' → D または A → F → A' → A のように描くことを示しています。 Q [ µC /cm 2 ] C D' D ("0") D −Vcc +Pr E B Vf [V] +Vcc −vc −Pr +vc A ("1") A' F 図 2.
第 2 章 技術解説 2.5 セルへのデータ書込み , 読出し ■ 書込み動作 "1" および "0" のデータをセルへ書き込むには , 強誘電体キャパシタの両電極間に , +Vcc もしくは −Vcc の電圧を印加します。図 2.7 において , 1T/1C セルでの実際の書込みは , WL（ワード線）を選択状 態（トランジスタをオン状態）にして BL（ビット線）と PL（プレート線）の間に電圧（Vcc）を印 加すれば , 強誘電体キャパシタに電圧が加わり , 所定のデータが書き込まれます。"0" データを書き込 む場合は , BL = 0 V, PL = Vcc に , "1" データの場合は , BL = Vcc, PL = 0 V にします。 書込み後のデータは , 選択ワード線が非選択（トランジスタオフ状態）になっても保持され , 不揮 発性データとなります。 これら二つのデータの状態が「2.
第 2 章 技術解説 ・書込み動作 “0” 書込みの場合 “1” 書込みの場合 : 0V→ 0V→ 0V BL : 0V→ Vcc → 0V BL : ON→ ON→OFF WL "1" "0" "0" : 0V→ Vcc →0V PL ) : ON →ON→OFF WL ( "1" PL : 0V ・読出し動作 “0” 読出しの場合 BL “1” 読出しの場合 BL =0V 0V WL =ON WL Δ VH 0V "1" "0" ΔVL 0V j0 "0" j1 0V → Vcc PL =ON 0V → Vcc PL ΔVH Vref Δ VL 0V BL: 0V Vref BL BL: Vcc 0V BL ・ヒステリシス曲線 Q [ µC /cm 2] C j0 "0" j1 −Vcc Vf [V] +Vcc "1" F ・読出し後の再書込み動作 “0” 読出しの場合 BL : 0V “1” 読出しの場合（”1” を再書込み） BL 0V WL : ON→OFF : Vcc Vcc 0V
第 2 章 技術解説 2.6 強誘電体の信頼度 FRAM のセルに使用している強誘電体材料には , データ保持の信頼性に影響する二つの代表的な特 性があります。 分極量 (Q) 1) データリテンション（保持）特性 データリテンション特性とは , 図 2.8 に示すように , 分極量 Q が時間 t の経過とともに減少（劣化） して行くものです。この特性によって不揮発性メモリとしてのデータ保持能力が決まります。この特 性は温度による加速試験が可能です。この特性は材料によるところが大きく , 設計的には強誘電体 キャパシタに書き込む電圧を最適化することによって改善することができます。当社 FRAM の設計 においては , そのための回路的工夫がなされています。 減少（劣化） 100 102 104 106 108 時間 (t) 図 2.8 データ保持特性 2) ファティーグ（疲労）特性 ファティーグ（疲労）特性とは , 分極反転を繰り返しているうちに分極量 Q が減少（劣化）してい くものです。図 2.
第 3 章 富士通の FRAM 製品の紹介 第3章 富士通の FRAM 製品の紹介 本章は , FRAM 単体メモリなどの富士通 の各種 FRAM 製品について簡単に紹介し ています。 15
第 3 章 富士通の FRAM 製品の紹介 3.
第 3 章 富士通の FRAM 製品の紹介 3.
第 3 章 富士通の FRAM 製品の紹介 3.3 FRAM 内蔵スマートカード用 LSI 現在の IC カード（スマートカード）のデータ保存用メモリには , 主に EEPROM が使用されていま すが , EEPROM に比べて書込み速度約 1 万倍 , 書込み消費電力約 1/400, 書換え回数 10 万倍という優 れた特長を持つ FRAM を採用したスマートカード用 LSI を実現しました。 多目的スマートカード用 LSI チップは , 0.
第 3 章 富士通の FRAM 製品の紹介 3.
第 3 章 富士通の FRAM 製品の紹介 3.5 FRAM 内蔵カスタム IC 富士通では RAM と ROM の長所を兼ね備えた FRAM を内蔵したカスタム IC を提供しております。 多くの設計者にとって「特別な書き込み動作を必要とせず , 高速でランダムアクセス可能な不揮発性 メモリ」＝“不揮発性 RAM”が理想ですが , 従来の RAM は揮発性であり , ROM は書き込みが低速・ 煩雑でしたが , FRAM を内蔵することにことで RAM と ROM の区別が不要となり開発負荷の軽減 , 利 便性の向上が実現できます。また , 当社 ASIC と同様の設計環境が利用できるため ROM・RAM・暗 号マクロ・MCU コアなどの各種 IP を搭載することが可能です。 FRAM IP ROM User logic RAM Bus 図 3.
第 4 章 アプリケーション 第4章 アプリケーション 本章は , FRAM のアプリケーションにつ いて解説しています。 主に , 現在 , スマートカード分野におけ るデータメモリとして FRAM の需要が立 ちあがっています。 21
第 4 章 アプリケーション 4.
第 4 章 アプリケーション 金メッキ端子 電力 接続 接触型スマートカード R/W 図 4.1 接触型スマートカードの電力電送 磁界 アンテナコイル LSI チップ 非接触型スマートカード R/W 電波 ア ン テ ナ コ イ ル RF 電源供 回路 制御回路 非接触型スマートカード 図 4.
第 4 章 アプリケーション 表 4.1 13.56MHz 帯を利用した RFID 技術 種別 近接型 近傍型 ISO 14443 15693 タイプ Type A Type B 通信距離 <10 cm <10 cm 13.56MHz 13.56MHz デジタル変調方式 ASK AM 変調（変調度） 100% 副搬送波 なし 中心搬送周波数 (fc) リーダ / ライタ 必要周波数帯幅 からカード への送信 通信速度 (kbps) （ダウンリンク） - 1.2 mm (50 cm × 50 cm ゲート ) 13.56MHz 13.56MHz ASK ASK ASK 8 ～ 14% 100% 10 ～ 30% なし なし なし +/−(1/ 休止時間） +/− 通信速度× 1 +/−(1/ 休止時間） +/− 通信速度× 2 105.9375 (fc/128) [ 211.875 (fc/64) ] 105.9375 (fc/128) [ 211.875 (fc/64) ] 1 out of 256 : 1.
第 4 章 アプリケーション 4.3 リーダ / ライタ スマートカード用リーダ / ライタとは , システムとスマートカード間に入り , データ通信（読出し / 書込み）を行う装置です。また , スマートカード内部に駆動用の電池などを搭載していないカードに 対しては電力を電送する機能を持っている装置もあります。下記にリーダ / ライタとスマートカード との関係を示します。 データ伝送部は , スマートカードへのデータ送受信および , 電力の供給を行います。非接触型スマー トカード用リーダ / ライタには , データ通信 , 電力電送を無線で行うアンテナコイルを有します。デー タ伝送制御部は , スマートカードとのデータ通信を行うための制御処理を行います。システムインタ フェース部は , システムとのデータ送受信や暗号処理を行います。 LSI IN/OUT I/F LSI IN/OUT I/F 図 4.3 リーダ / ライタとスマートカードとの関係 4.
第 4 章 アプリケーション ・公共分野： 地方自治体発行カード , 住民カード , 運転免許証 , パスポート , テレフォンカードなど ・決済機能分野： 銀行系のキャッシュカード, 銀行, 信販等発行のクレジットカード, 電子通貨, アミューズメント カードなど ・無線通信分野： GSM 用 SIM カード ・放送分野： 家庭用 TV 有料放送受信 ・医療保険分野： 健康保険証 , 医療情報の記録など ・その他： - 企業 , デパート , 商店街などが発行する会員カードなど - インターネット利用の商品売買 , サービス提供 (e コマース ) など 4.
第 5 章 セキュリティ技術 第5章 セキュリティ技術 スマートカードの特長の一つはセキュリ ティの高さです。 個人データの盗聴や改ざんなどのトラブ ルに対処するため , 従来の磁気カードから スマートカードへの置換えが進んでいま す。 本章では , セキュリティ技術について解 説しています。 27
第 5 章 セキュリティ技術 5.
第 6 章 顧客サポートについて 第6章 顧客サポートについて 本章は , 富士通の FRAM 内蔵スマート カードのファーム開発サポート , FRAM 内 蔵マイコンのチップ供給や , ファウンドリ などのビジネスモデルについて紹介してい ます。 29
第 6 章 顧客サポートについて 6.1 ファーム開発サポート 富士通では , お客様のファームウェア開発に対して開発キットを用意しており , お客様による ファームウェア開発をサポートすることが可能です。 表 6.1 開発キット Support Deliverables Chip Firm 1. Chip only (customer develops OS) ICE 2. Chip + OS (customer and FJ develop OS) ICE PC Application Depend on customer 3. Chip + OS + ISO command Already implemented 4. Chip + OS + (ISO command) + user command Hardware (ICE) Host ( PC or EWS )-Card LAN or Main unit RS232C Emulation pod.
第 6 章 顧客サポートについて 6.3 COT サポート 富士通では , お客様ご自身の保有するツールにより , お客様が論理設計 , レイアウト設計を行った 製品のマスク作成 , ウェーハプロセスを提供します。お客様の設計に必要な各種ドキュメント類 , デー タなどを提供し , サポートします。 年々高まりつつあるトップダウン設計への要求についても , 各種サードベンダツールに対し , 積極 的なサポートを推進しています。 COT サポートの対応のフローを図 6.2 に示します。 Design & Layout ( Design Kits for FRAM & MCU ) Mask design rule Drawing guide & Design guide Process parameter Permitted current SPICE parameter etc.
第 6 章 顧客サポートについて 6.
第 6 章 顧客サポートについて 若松工場（ロジック） ISO9001 : 2000 認証 ISO/TS16949 : 2002 認証 ISO14001 認証 岩手工場（メモリ & ロジック） ISO9001 : 2000 認証 ISO/TS16949 : 2002 認証 ISO14001 認証 岩手工場 若松工場 あきる野テクノロジセンター 三重工場 三重工場（メモリ & ロジック） ISO9001 : 2000 認証 ISO/TS16949 : 2002 認証 ISO14001 認証 あきる野テクノロジセンター （最先端テクノロジ開発） ISO9001 : 2000 認証 ISO/TS16949 : 2002 認証 ISO14001 認証 図 6.
メモ 34
第 7 章 FRAM グリーン化の取組み 第7章 FRAM グリーン化の取組み 記憶保持に電力を消費しない FRAM は , 電子機器の環境負荷を低減する用途に最適 です。 本章では , 当社の電子デバイスの環境負 荷低減への取り組みと , FRAM グリーン化 への取り組みをご紹介します。 35
第 7 章 FRAM グリーン化の取組み 7.
第 7 章 FRAM グリーン化の取組み 表 7.
第 7 章 FRAM グリーン化の取組み 表 7.2 富士通グループ製造時使用禁止物質 № 規制単位物質（群） CAS № 001 CFC 類 * - 002 特定ハロン類 * - 003 四塩化炭素 56-23-5 004 1,1,1- トリクロロエタン 71-55-6 005 ブロモクロロメタン 74-97-5 006 臭化メチル 74-83-9 007 HBFC * 主な法規制 モントリオール議定書 - * : 詳細物質は表 7.5 を参照。 : オゾン層破壊物質 表 7.3 富士通グループ含有全廃物質 № 規制単位物質（群） CAS № 001 カドミウムおよびその化合物 - 002 六価クロム化合物 - 003 鉛および鉛化合物 - 004 水銀および水銀化合物 - 主な法規制 RoHS 指令 表 7.
第 7 章 FRAM グリーン化の取組み 表 7.
第 7 章 FRAM グリーン化の取組み 表 7.
第 7 章 FRAM グリーン化の取組み 7.
第 7 章 FRAM グリーン化の取組み + 0.8/0.75/0.65/0.5mm LSI Cu 図 7.2 FBGA パッケージの模式図 ■ 強誘電体キャパシタ FRAM では , 強誘電体キャパシタの中に鉛が含まれています。図 7.3 に FRAM の模式図を示しま す。上下の金属薄層（電極）で挟まれた厚さ 200 nm の薄層が強誘電体層です。鉛はこの層に PZT と いう酸化物の結晶の形で存在しています。図 7.4 に PZT 結晶の模式図を示します。 鉛の規制を定めている RoHS 指令では , PZT は電子セラミック部品として禁止物質から除外されて います。それにならい , 当社でも指定有害物質規制の除外対象としています。 FRAM デバイス中の鉛の濃度は製品によって異なりますが , 現時点では最も大きな場合で 30 ppm です。この値は , 私たちのまわりに存在する鉛の値と比べてどの程度なのでしょうか？ 鉛は地殻を構成している元素の一つです。その地殻（地表から約 16 km）中の各元素の濃度は F.W.
第 7 章 FRAM グリーン化の取組み ( : Pb : Zr/Ti ) :O (PZT) (Zr/ 図 7.4 i PZT 結晶の模式図 7.
第 7 章 FRAM グリーン化の取組み 参考文献 *1 : 化学物質の審査及び製造等の規制に関する法律（昭和 48 年制定）。 原文は http://www.safe.nite.go.jp/kasinn/genkou/kasinhou.html を参照。 *2 : Montreal Protocol (1987) オゾン層破壊物質の使用を禁止。 原文は http://www.unep.ch/ozone/Treaties_and_Ratification/2B_montreal%20protocol.asp を参照。 *3 : RoHS (Restriction of the Use of Certain Hazardous Substances) 指令：電気電子機器に使用する有害物質の使用制 限に関する EU の指令。2003 年 2 月 13 日に発効し , 施行開始は 2006 年 7 月１日。原文は http://europa.eu.
MN05-00009-4a 富士通半導体デバイス・MEMORY MANUAL FRAM ガイドブック 2005 年 5 月 発行 富士通株式会社 電子デバイス事業本部 編集 営業推進統括部 営業推進部 第 4 版発行
