Datasheet

List of Figures
MC68HC908QY4•MC68HC908QT4•MC68HC908QY2•MC68HC908QT2•MC68HC908QY1•MC68HC908QT1
MOTOROLA List of Figures 21
NON-DISCLOSURE AGREEMENT REQUIRED
Figure Title Page
10-8 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
10-9 TIM Channel Registers (TCH0H/L:TCH1H/L). . . . . . . . . . . . .149
11-1 ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . .152
11-2 ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
11-3 ADC Status and Control Register (ADSCR). . . . . . . . . . . . . .157
11-4 ADC Data Register (ADR) . . . . . . . . . . . . . . . . . . . . . . . . . . .159
11-5 ADC Input Clock Register (ADICLK) . . . . . . . . . . . . . . . . . . .159
12-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .162
12-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .163
12-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .164
12-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
12-5 Port A Input Pullup Enable Register (PTAPUE) . . . . . . . . . . .166
12-6 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .167
12-7 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .168
12-8 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .168
12-9 Port B Input Pullup Enable Register (PTBPUE) . . . . . . . . . . .169
13-1 IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . .172
13-2 IRQ I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .173
13-3 IRQ Status and Control Register (INTSCR) . . . . . . . . . . . . . .176
14-1 KBI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .178
14-2 Keyboard Interrupt Block Diagram . . . . . . . . . . . . . . . . . . . . .179
14-3 Keyboard Status and Control Register (KBSCR) . . . . . . . . . .183
14-4 Keyboard Interrupt Enable Register (KBIER). . . . . . . . . . . . .184
14-5 Auto Wake-up Interrupt Request Generation Logic . . . . . . . .185
15-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .190
15-2 COP Control Register (COPCTL). . . . . . . . . . . . . . . . . . . . . .192
16-1 LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .196
16-2 LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . . . .199
17-1 Break Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . .203
17-2 Break I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . .203