Datasheet

MC68HC908QY4•MC68HC908QT4•MC68HC908QY2•MC68HC908QT2•MC68HC908QY1•MC68HC908QT1
MOTOROLA List of Figures 19
NON-DISCLOSURE AGREEMENT REQUIRED
Data Sheet — MC68HC908QY4
List of Figures
Figure Title Page
1-1 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
1-2 MCU Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
2-1 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
2-2 Control, Status, and Data Registers . . . . . . . . . . . . . . . . . . . . .36
4-1 FLASH Control Register (FLCR) . . . . . . . . . . . . . . . . . . . . . . .47
4-2 FLASH Programming Flowchart. . . . . . . . . . . . . . . . . . . . . . . .52
4-3 FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . . .53
4-4 FLASH Block Protect Start Address. . . . . . . . . . . . . . . . . . . . .53
5-1 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . .56
5-2 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . .57
6-1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
6-2 Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
6-3 Index Register (H:X) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
6-4 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
6-5 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
6-6 Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . .63
7-1 SIM Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
7-2 SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . .78
7-3 SIM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
7-4 External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
7-5 Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
7-6 Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82
7-7 POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
7-8 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
7-9 Interrupt Entry. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88