Hardware manual

Page
EUROCOM-27 List of Tables (Continued)
Hardware Manual VII
Table35: Address Assignment of the CIOs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table36: SCIO, UCIO Interrupt Level Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table37: Interrupt Level Assignment for SCIO, UCIO and FR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table38: Time Constant Values for MPC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table39: Address Assignment of Watchdog Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table40: Address Assignment of Keyboard Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Table41: Keyboard Control/Status Register CSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table42: Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Table43: Address Assignment of SRAM/RTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Table44: Address Assignment of the Real-Time Clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Table45: Reset Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table46: System Control Register Layout (System CIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table47: VIC Interrupt Priority Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table48: Local Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table49: CPU2CON As Seen by Primary CPU. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table50: CPU2CON As Seen by Secondary CPU. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Table51: Snoop Control Register Layout for EUROCOM-27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table52: Snoop Control Encoding for EUROCOM-27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table53: IOC-2 Control Register at $FEC7.00A8. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Table54: I
2
C Control Register Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table55: Address Map of the Serial EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88