Hardware manual

Page
EUROCOM-27 Table of Contents (Continued)
Hardware Manual III
2.1.5 Pure 8-bit SCSI Installation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.1.6 Pure 16-bit SCSI Installation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.1.7 Mixed 8/16bit SCSI Installation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.2 Default Board Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
2.3 Jumpers and Switches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
2.3.1 Digclk Invertion (J1201). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
2.3.2 Enable TTL Video (J1202) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
2.3.3 Watchdog Period (J1401) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
2.3.4 Flash EPROM Programming Voltage (J1601) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
2.3.5 Pin1 Connection of EPROM (J1605). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
2.3.6 EEPROM Write Enable (J1702). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
2.3.7 VMEbus Interrupts for Secondary CPU (J1703) . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
2.3.8 Switches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
2.3.8.1 VMEbus Slave Address (S901) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
2.3.8.2 Hardware Configuration (S902) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
2.3.8.3 System Controller Switch (S3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
3 Programmers Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.1 Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.2 DRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.2.1 RAM Access from the Local CPUs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.2.2 RAM Access from the VMEbus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.2.3 Address Translation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.2.4 RAM Mirror . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.2.5 RAM Access from the LEB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.2.6 RAM Access from ILACC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50