Hardware manual

8
Table45: Reset Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Table46: System Control Register Layout (System CIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Table47: VIC Interrupt Priority Scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Table48: Local Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Table49: CPU2CON As Seen by Primary CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Table50: CPU2CON As Seen by Secondary CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Table51: Snoop Control Register Layout for EUROCOM-27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table52: Snoop Control Encoding for EUROCOM-27 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Table53: IOC-2 Control Register at $FEC7.00A8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Table54: I
2
C Control Register Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Table55: Address Map of the Serial EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88