Datasheet

ManualsBrandsElixir Manualscomputer componentsM2N2G64TU8HG5B-AC

1

2

3

4

5

6

7

8

9

M2N1G64TUH8G5F / M2S1G64TUH8G4F / M2N2G64TU8HG5B / M2N2G64TU8HG4B

1GB: 128M x 64 / 2GB: 256M x 64

PC2-5300 / PC2-6400

Unbuffered DDR2 SO-DIMM

REV 1.0 5

07/2010

© NANYA TECHNOLOGY CORPORATION

NANYA reserves the right to change products and specifications without notice.

Functional Block Diagram

[1GB – 2 Ranks, 64Mx16 DDR2 SDRAMs]

V

DDSPD

V

SS

SPD

V

DD

V

REF

V

DDID

Notes :

1. DQ wiring may differ from that described in this drawing.

2. DQ/DQS/DM/CKE/S S relationships are maintained as shown.

3. DQ/DQS/DM/DQS resistors are 22 +/- 5% Ohms

4. V

DDID

strap connections (for memory device V

DD

, V

DDQ

):

STRAP OUT (OPEN): V

DD

= V

DDQ

STRAP IN

(

V

SS

):

V

DD

is not equal to V

DDQ

4 loads

CK0



CK1



4 loads

Serial PD

A0 A2A1

SCL

WP

SDA

SA0 SA1



DQ48

DQ49

DQ50

DQ55

DQ52

DQ54

DQ53

DQ51

DQ56

DQ57

DQ58

DQ63

DQ60

DQ62

DQ61

DQ59

DQS6

DM6

DQS7

DM7





DM4

DQS4

DQ32

DQ33

DQ34

DQ39

DQ36

DQ38

DQ37

DQ35

DQ40

DQ41

DQ42

DQ47

DQ44

DQ46

DQ45

DQ43

DQS5

DM5







DM0

DQ0

DQ1

DQ2

DQ7

DQ4

DQ6

DQ5

DQ3

DQ8

DQ9

DQ10

DQ15

DQ12

DQ14

DQ13

DQ11

DQS0

DM1

DQS1





I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D0

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





DM3



DM2

DQS2

DQ16

DQ17

DQ18

DQ23

DQ20

DQ22

DQ21

DQ19

DQ24

DQ25

DQ26

DQ31

DQ28

DQ30

DQ29

DQ27



DQS3

ODT1

ODT0

CKE1

CKE0

C

K

E

O

D

T

3 Ohms +/- 5%

BA0-BA2

A0-A12



SDRAMS D0-D7

SDRAMS D0-D7

SDRAMS D0-D7



 SDRAMS D0-D7

SDRAMS D0-D7

SA0

SA1

D0-D7, VDD and VDDQ

D0-D7

D0-D7, SPD

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D4

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D1

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D5

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D2

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D3

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D6

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T

I/O 0

I/O 1

I/O 6

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

LDM



D7

I/O 8

I/O 9

I/O 14

I/O 13

I/O 12

I/O 11

I/O 10

I/O 15

UDM

UDQS

LDQS





C

K

E

O

D

T