Owners Manual

Figure 30. Emplacements des logements DIMM
Tableau 10. Configurations de barrette de mémoire pour deux processeurs
Processeur 1
Barrettes
de
mémoire
CHA CHB CHC CHD
A1 A5 A2 A6 A3 A7 A4 A8
2 √ ‒ ‒ ‒ ‒ ‒ ‒ ‒
6 √ ‒ √ ‒ √ ‒ ‒ ‒
8 √ ‒ √ ‒ √ ‒ √ ‒
12 √ √ √ √ √ ‒ √ ‒
16 √ √ √ √ √ √ √ √
Tableau 11. Configurations de barrette de mémoire pour deux processeurs
Processeur 2
Barrettes
de
mémoire
CHA CHB CHC CHD
B1 B5 B2 B6 B3 B7 B4 B8
2 √ ‒ ‒ ‒ ‒ ‒ ‒ ‒
6 √ ‒ √ ‒ √ ‒ ‒ ‒
71