Users Guide
l Compatibilidad con 64 bits
l Hyperthreading (HT)
l Tecnologíadevirtualización(VT)
l Conmutaciónbasadaenlademanda(DBS)
l Desactivacióndeejecución(XD)
l Modo Turbo
Para procesadores AMD
l Compatibilidad con 64 bits
l AMD-V
l Compatibilidad con AMD PowerNow!
l No ejecutar (NX)
Lossiguientescampossedefinenparaunacachépresenteenunmicroprocesadorespecífico.Silacachéesinternaalprocesador,loscamposnoaparecenen
elinformedelacaché:
l Velocidad
l Tipodecachéadmitidaporeldispositivo
l Tipodecachédeldispositivoactual
l Nombre de socket externo
Camposnotificadosparacadacachéenprocesadorespecífico
Lossiguientescampossemuestranparacadacachéenunprocesadorespecífico:
Estadonotificasiunacachéespecíficadelprocesadorestáactivadaodesactivada.
Nivelserefierealacachéprincipalosecundaria.Lacachédelnivelprincipalesunbancodememoriaintegradoalprocesador.Lacachédenivelsecundarioes
unáreadeensayoquealimentaalacachéprincipal.Unacachédenivelsecundariopuedeestarintegradaenelprocesadororesidirenunconjuntodechips
dememoriafueradelprocesador.Lacachéinternadelprocesadorsedenominadenivel1(oL1).LacachéL2eslacachéexternadeunsistemaconun
procesadorIntelPentium,yeselsegundoniveldecachéalqueseaccede.LosnombresL1yL2nosonindicativosdedóndeseubicafísicamentelacaché
(internaoexterna),sinodedescribenaquécachéseaccedeprimero(L1,esdecir,interna).
Velocidadserefierealavelocidadalaquelacachépuedeenviardatosdesdelamemoriaprincipalalprocesador.
Tamañomáximoeslacantidadmáximadememoriaquelacachépuedecontenerenkilobytes.
Tamañoinstaladoeseltamañorealdelacaché.
Tipoindicasilacachéesprincipalosecundaria.
Ubicacióneslaubicacióndelacachéenelprocesadoroenunconjuntodechipsfueradelprocesador.
Una Políticadeescrituradescribecómomanejalacachéunciclodeescritura.Enunapolíticadeescrituranosimultánea,lacachéactúacomounbúfer.
Cuandoelprocesadoriniciaunciclodeescritura,lacachérecibelosdatosydetieneelciclo.Después,lacachévuelveaescribirlosdatosenlamemoria
principalcuandoelbusdelsistemaestádisponible.
Enunapolíticadeescriturasimultánea,elprocesadorescribeatravésdelacachéenlamemoriaprincipal.Elciclodeescrituranosecompletahastaquelos
datos se almacenan en la memoria principal.
La Asociatividadserefierealaformaenqueelcontenidodelamemoriaprincipalsealmacenaenlacaché.
l Unacachétotalmenteasociativapermitequecualquierlíneadelamemoriaprincipalsealmaceneencualquierubicaciónenlacaché.
l Unacachéasociativaenconjuntode4víasasignadirectamentecuatrolíneasdememoriaespecíficasalasmismascuatrolíneasdecaché.
l Unacachéasociativaenconjuntode3víasasignadirectamentetreslíneasdememoriaespecíficaalasmismastreslíneasdecaché.
l Unacachéasociativaenconjuntode2víasasignadirectamentedoslíneasdememoriaespecíficasalasmismasdoslíneasdecaché.
l Unacachéasociativaenconjuntode1víaasignadirectamenteunalíneadememoriaespecíficaenlamismalíneadecaché.
Porejemplo,lalínea0decualquierpáginadelamemoriasedebealmacenarenlalínea0delamemoriacaché.
Tipoadmitidodedispositivocachéeseltipodememoriaestáticadeaccesoaleatorio(SRAM)queadmiteeldispositivo.
TipoactualdedispositivocachéeseltipodeSRAMinstaladaactualmentequeadmitelacaché.
Nombreenserigrafíaenelzócaloexternoeselnombreimpresoenlaplacabasejuntoalzócalo.
Tipodecorreccióndeerroresidentificaeltipodecomprobaciónycorreccióndeerrores(ECC)queestamemoriapuederealizar.EjemplosdeestosonlaECC
corregible o la ECC no corregible.
Esteinformemuestralainformacióndecadacachépresenteenelmicroprocesador.
NOTA: Debidoalaslimitacionesdeciertossistemasoperativos(porejemplo,ESXideVMware),ciertasfuncionespodríannoestardisponiblesconesta
versióndeOpenManageServerAdministrator.