Users Guide

Para el procesador AMD
l Compatibilidad con 64 bits
l AMD-V™
l AMDPowerNow!™
l No ejecutar (NX)
Sedefinenloscampossiguientesparaunacachépresenteenundeterminadomicroprocesador.Silacachéesinternadelprocesador,loscamposno
aparecenenelinformedecaché:
l Velocidad
l Tipodecachéadmitidaporeldispositivo
l Tipodecachédeldispositivoactual
l Nombredelzócaloexterno

Campos notificados para cada cache de un determinado procesador
Lossiguientescampossemuestranparacadacachéenunprocesadorparticular:
Estadonotificasiunacachéespecíficadelprocesadorestáactivadaodesactivada.
Nivelserefierealacachéprincipalosecundaria.Lacachédelnivelprincipalesunbancodememoriaintegradoenel
procesador.Lacachédenivelsecundarioesunáreadeplataformaquealimentaalacachéprincipal.Unacachédenivelsecundariopuedeestarintegradaen
elprocesadororesidirenunconjuntodechipsdememoriafueradelprocesador.Lacachéinternadelprocesadorsedenominade
nivel1(oL1).LacachéL2eslacachéexternadeunsistemaconprocesadorIntelPentiumyeselsegundoniveldecachéalqueseaccede.LosnombresL1y
L2nosonindicativosdedóndeseubicafísicamentelacaché(internaoexterna),
sinodeacuálcachéseaccedeprimero(L1,porlotanto,interna).
Velocidadserefierealavelocidadalaquelacachépuedeenviardatosdesdelamemoriaprincipalalprocesador.
Tamañomáximoeslacantidadmáximadememoriaquelacachépuedecontenerenkilobytes.
Tamañoinstaladoeseltamañorealdelacaché.
Tipoindicasilacachéesprincipalosecundaria.
Ubicacióneslaubicacióndelacachéenelprocesadoroenunconjuntodechipsfueradelprocesador.
Una Políticadeescritura describecómomanejalacachéunciclodeescritura.Enunapolíticadeescrituraenmemoriacaché,lacachéactúa
comounbúfer.Cuandoelprocesadoriniciaunciclodeescritura,lacachérecibelosdatosydetieneelciclo.Después,lacachévuelveaescribirlosdatosenla
memoriaprincipalcuandoelbusdelsistemaestádisponible.
Enunapolíticadeactualizaciónsimultánea,elprocesadorescribeatravésdelacachéenlamemoriaprincipal.Elciclodeescrituranosecompletahastaque
los datos se almacenan en la memoria principal.
La asociatividadserefierealaformaenqueelcontenidodelamemoriaprincipalsealmacenaenlacaché.
l Unacachétotalmenteasociativapermitequecualquierlíneadelamemoria
principalsealmaceneencualquierubicaciónenlacaché.
l Unacachéasociativaenconjuntode4víasasignadirectamentecuatrolíneasdememoriaespecíficasalasmismascuatro
líneasdecaché.
l Unacachéasociativaenconjuntode3víasasignadirectamentetreslíneasdememoriaespecíficaalasmismastreslíneasdecaché.
l Unacachéasociativaenconjuntode2víasasignadirectamentedoslíneasdememoriaespecíficasalasmismasdoslíneasdecaché.
l Unacachéasociativaenconjuntode1víaasignadirectamenteunalíneadememoria
específicaenlamismalíneadecaché.
Porejemplo,lalínea0decualquierpáginadelamemoriasedebealmacenar
enlalínea0delamemoriacaché.
Tipoadmitidodedispositivocachéeseltipodememoriaestáticadeaccesoaleatorio(SRAM)queadmiteeldispositivo.
TipoactualdedispositivocachéeseltipodeSRAMactualmenteinstaladaqueadmitelacaché.
Nombredeserigrafíadenombredezócaloexternoeselnombreimpresoenlaplacabasejuntoalzócalo.
Tipodecorreccióndeerroresidentificaeltipodecomprobaciónycorreccióndeerrores(ECC)queestamemoriapuederealizar.EjemplosdeestosonlaECC
corregible o la ECC no corregible.
Esteinformemuestralainformacióndelacachédecadacachépresenteenel
microprocesador.

omreport chassis pwrmonitoring/omreport mainsystem pwrmonitoring
Use este comando omreport chassis pwrmonitoring o omreport mainsystem pwrmonitoringparaverlaspropiedadesdelconsumodealimentacióndel
sistema. Escriba: