Datasheet

DTM63356H
4 GB - 240-Pin Registered DDR2 DIMM ECC with CMD/ADD Parity
Document 06120, Revision A, 16-Feb-11, Dataram Corporation 

 2011 Page 3
CS
I/O[3:0]
/DQS DQS /CS DM
DQS0R
/DQS0R
DQR[3:0]
VSS
/RS0
CS
I/O[3:0]
DQS1R
/DQS1R
DQR[11:8]
CS
I/O[3:0]
DQS2R
/DQS2R
DQR[19:16]
CS
I/O[3:0]
DQS3R
/DQS3R
DQR[27:24]
CS
I/O[3:0]
DQS4R
/DQS4R
DQR[35:32]
CS
I/O[3:0]
DQS5R
/DQS5R
DQR[43:40]
CS
I/O[3:0]
DQS6R
/DQS6R
DQR[51:48]
CS
I/O[3:0]
DQS7R
/DQS7R
DQR[59:56]
CS
I/O[3:0]
DQS8R
/DQS8R
CBR[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
I/O[3:0]
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
/PCK7
Notes:
1. Unless otherwise noted, resistor values are 22 Ohms ±5%
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
CS
I/O[3:0]
DQS9R
/DQS9R
DQR[7:4]
CS
I/O[3:0]
DQS10R
/DQS10R
DQR[15:12]
CS
I/O[3:0]
DQS11R
/DQS11R
DQR[23:20]
CS
I/O[3:0]
DQS12R
/DQS12R
DQR[31:28]
CS
I/O[3:0]
DQS13R
/DQS13R
DQR[39:36]
I/O[3:0]
DQS14R
/DQS14R
DQR[47:44]
I/O[3:0]
DQS15R
/DQS15R
DQR[55:52]
CS
I/O[3:0]
DQS16R
/DQS16R
DQR[63:60]
CS
I/O[3:0]
DQS17R
/DQS17R
CBR[7:4]
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
CS
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
I/O[3:0]
I/O[3:0]
CS
I/O[3:0]
CS
I/O[3:0]
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/RS1
DQ[63:0] DQR[63:0]
CB[7:0]
CBR[7:0]
DQS[17:0] DQSR[17:0]
/DQS[17:0] /DQSR[17:0
SS
V
All SDRAMs
All SDRAMs
All SDRAMs
DECOUPLING
DD
V
REF
V
Serial PD
DDSPD
V
RBA0-RBA2
RA0-RA13
/S1
BA0-BA2
A0-A15
/RAS
/CAS
CKE0
/WE
/RESET
REGISTERS
PCK7
/RS1
/RRAS
/RCAS
RCKE0
/RWE
18 SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
18 SDRAMs
18 SDRAMs
ODT0
RCKE1
All SDRAMs
/RST
ODT1
/S0 /RS0 18 SDRAMs
CKE1
RODT0
RODT1 18 SDRAMs
18 SDRAMs
SA2SA1SA0
SCL
SDA
SERIAL PD
WP
OE
CK0
/CK0
/RESET
PCK0-PCK6,PCK8,PCK9 to SDRAMS
/PCK0-/PCK6,/PCK8,/PCK9 to SDRAMS
PCK7
/PCK7
P
L
L
to Registers
to Registers
Signals for Address and Command Parity Function
C0
C1
PAR_IN
V SS
V DD
PAR_In
Register A
QERR#
/Err_Out
C0
C1
PAR_IN
V
DD
V
DD
/Err_Out
Register B
QERR#
PAR_In
0