Datasheet

DTM63310
1 GB - 128Mx72, 240-Pin Registered DDR2 DIMM
Document 06454, Revision E, 24-MAR-08, Dataram Corporation © 2008 Page 3
CS
I/O[3:0]
/DQS DQS /CS DM
DQS0
/DQS0
DQR[3:0]
VSS
/RS0
CS
I/O[3:0]
DQS1
/DQS1
DQR[11:8]
CS
I/O[3:0]
DQS2
/DQS2
DQR[19:16]
CS
I/O[3:0]
DQS3
/DQS3
DQR[27:24]
CS
I/O[3:0]
DQS4
/DQS4
DQR[35:32]
CS
I/O[3:0]
DQS5
/DQS5
DQR[43:40]
CS
I/O[3:0]
DQS6
/DQS6
DQR[51:48]
CS
I/O[3:0]
DQS7
/DQS7
DQR[59:56]
CS
I/O[3:0]
DQS8
/DQS8
CBR[3:0]
CS
I/O[3:0]
DQS9
/DQS9
DQR[7:4]
CS
I/O[3:0]
DQS10
/DQS10
DQR[15:12]
CS
I/O[3:0]
DQS11
/DQS11
DQR[23:20]
CS
I/O[3:0]
DQS12
/DQS12
DQR[31:28]
CS
I/O[3:0]
DQS13
/DQS13
DQR[39:36]
I/O[3:0]
DQS14
/DQS14
DQR[47:44]
I/O[3:0]
DQS15
/DQS15
DQR[55:52]
CS
I/O[3:0]
DQS16
/DQS16
DQR[63:60]
CS
I/O[3:0]
DQS17
/DQS17
CBR[7:4]
SA2SA1SA0
SCL
SDA
SERIAL PD
WP
SS
V
All SDRAMs
All SDRAMs
All SDRAMs
DECOUPLING
DD
V
REF
V
Serial PD
DDSPD
V
DQ[63:00] DQR[63:00]
CB[7:0]
CBR[7:0]
DQS[17:00] DQSR[17:00]
/DQS[17:00] /DQSR[17:00]
OE
CK0
/CK0
/RESET
PCK0-PCK6,PCK8,PCK9 to SDRAMS
/PCK0-/PCK6,/PCK8,/PCK9 to SDRAMS
PCK7
/PCK7
P
L
L
RBA0-RBA2
RA0-RA15
*/S0
BA0-BA2
A0-A15
/RAS
/CAS
CKE0
/WE
**/RESET
REGISTERS
**PCK7
/RS0
/RRAS
/RCAS
RCKE0
/RWE
**/PCK7
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
ODT0
RODT0
All SDRAMs
/RST
* /S0 connects to /DCS of Register A and /CSR of Register B. /CSR of
Register A and /DCS of Register B connect to VDD.
** /RESET, PCK7 and /PCK7 connect to both Registers. Other signals
connect to one of two Registers. /S1, CKE1 and ODT1 are NC.
Notes:
1. Unless otherwise noted, resistor values are 22 Ohms ±5%
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
/DQS DQS /CS DM
to Registers
to Registers