Specifications

2–58 Chapter 2: Board Components
Components and Interfaces
100G Development Kit, Stratix V GX Edition August 2012 Altera Corporation
Reference Manual
B2 QDR2A_Q18 1.5-V HSTL BD28 Read data bus
D3
QDR2A_Q19 1.5-V HSTL AU26 Read data bus
E3
QDR2A_Q20 1.5-V HSTL AR27 Read data bus
F2
QDR2A_Q21 1.5-V HSTL AP25 Read data bus
G3
QDR2A_Q22 1.5-V HSTL AN25 Read data bus
K3
QDR2A_Q23 1.5-V HSTL AM25 Read data bus
L2
QDR2A_Q24 1.5-V HSTL AL25 Read data bus
N3
QDR2A_Q25 1.5-V HSTL AJ24 Read data bus
P3
QDR2A_Q26 1.5-V HSTL AH24 Read data bus
B1
QDR2A_Q27 1.5-V HSTL AY27 Read data bus
C2
QDR2A_Q28 1.5-V HSTL AW27 Read data bus
E1
QDR2A_Q29 1.5-V HSTL AR26 Read data bus
F1
QDR2A_Q30 1.5-V HSTL AP27 Read data bus
J2
QDR2A_Q31 1.5-V HSTL AM26 Read data bus
K1
QDR2A_Q32 1.5-V HSTL AL26 Read data bus
L1
QDR2A_Q33 1.5-V HSTL AK26 Read data bus
M2
QDR2A_Q34 1.5-V HSTL AK24 Read data bus
P1
QDR2A_Q35 1.5-V HSTL AH25 Read data bus
A8
QDR2A_RPSN 1.5-V HSTL AT24 Read port select
A4
QDR2A_WPSN 1.5-V HSTL AU23 Write port select
QDRII Port B Interface (U40)
R9
QDR2B_A0 1.5-V HSTL AU18 Address bus
R8
QDR2B_A1 1.5-V HSTL AV19 Address bus
B4
QDR2B_A2 1.5-V HSTL AG18 Address bus
B8
QDR2B_A3 1.5-V HSTL AJ16 Address bus
C5
QDR2B_A4 1.5-V HSTL AH18 Address bus
C7
QDR2B_A5 1.5-V HSTL AJ15 Address bus
N5
QDR2B_A6 1.5-V HSTL AR19 Address bus
N6
QDR2B_A7 1.5-V HSTL AP19 Address bus
N7
QDR2B_A8 1.5-V HSTL AN20 Address bus
P4
QDR2B_A9 1.5-V HSTL AP18 Address bus
P5
QDR2B_A10 1.5-V HSTL AU19 Address bus
P7
QDR2B_A11 1.5-V HSTL AL19 Address bus
P8
QDR2B_A12 1.5-V HSTL AM19 Address bus
R3
QDR2B_A13 1.5-V HSTL AN19 Address bus
R4
QDR2B_A14 1.5-V HSTL AM17 Address bus
R5
QDR2B_A15 1.5-V HSTL AL18 Address bus
R7
QDR2B_A16 1.5-V HSTL AW19 Address bus
A9
QDR2B_A17 1.5-V HSTL AJ17 Address bus
Table 2–37. QDR II Interface Pin Assignments, Schematic Signal Names, and Functions (Part 4 of 6)
Board
Reference
Schematic Signal
Name
I/O Standard
Stratix V GX
Device Pin Number
Description