Service manual

Schematic Diagrams
B - 10 DDR3 Channel C SO-DIMM_2
B.Schematic Diagrams
DDR3 Channel C SO-DIMM_2
M_MA A_C 14
M_D ATA _C48
M_D ATA _C5
M_MA A_C 3
M_DATA_C[63:0]
CK_M_CH2_0_DP
M_D ATA _C59
M_CAS_C_N
M_D ATA _C17
M_SCS_C_N0
ChannelC
PM_E XTTS _DD R#
DDR2_DRAMRST
PM_EXTTS_DDR#
MS:8.5 / 5 / 8.5
SL: 4 / 4 / 4
M_DQS_A_DP8
M_DQS_A_DN8
CK_M_CH2_0_DN
M_D ATA _C27
M_D ATA _C38
15mils trace
34mils spacing
M_D ATA _C6
M_MA A_C 4
M_RAS_C_N
Layout Note:
M_D ATA _C49
M_DQS_C_DP[7:0]
CLK0/space/CLK_1
SO-DIMM2
SCLK
M_SCS_C_N1
M_W E_C _N
20mils trace
M_SBS_C0
M_MAA_C[ 15:0]
ChannelC
M_SCKE_C[1: 0]
M_SCS_C_N1
M_SCS_C_N0
M_D ATA _C60
M_S CK E_C 0
High
High Low
Low
Low
Low
Z0903
DIM0
SA1
SA0
CHCCHB
CHA
Z0902
M_S CK E_C 1
Z0901
CK_M_CH2_1_DN
CK_M_CH2_1_DP
M_WE_C_N
M_RAS_C_N
M_CAS_C_N
SA0_DIM2
SCLK
M_SBS_C[2:0]
SA1_DIM2
M_O DT_C 0
SDATA
M_D ATA _C28
M_O DT_C 1
M_D ATA _C0
M_D ATA _C7
SDATA
M_D ATA _C39
From power 0.75V
M_DQS_C_DN1
DDR2_DRAMRST
M_DQS_C_DP0
M_DQS_C_DN[7:0]
M_MA A_C 5
CK_M_CH2_0_DN
CK_M_CH2_0_DP
CK_M_CH2_1_DN
CK_M_CH2_1_DP
M_MA A_C 0
M_DQS_C_DN0
M_ODT_C[1:0]
CLOSE TO SO-DIMM_2
DIMM_CA_VREF_C
M_D ATA _C19
M_D ATA _C50
M_MA A_C 6
M_DQS_C_DN2
M_D ATA _C40
M_D ATA _C29
M_D ATA _C8
M_D ATA _C61
M_D ATA _C62
M_SBS_C1
M_DQS_C_DP1
M_D ATA _C20
M_D ATA _C51
M_D ATA _C30
M_D ATA _C9
M_D ATA _C21
M_D ATA _C52
M_MA A_C 7
M_DQS_C_DN3
M_D ATA _C41
M_D ATA _C42
M_D ATA _C31
M_D ATA _C10
M_D ATA _C63
M_SBS_C2
M_DQS_C_DP2
M_D ATA _C22
M_D ATA _C53
M_MA A_C 8
M_DQS_C_DN4
M_DQS_C_DN5
M_D ATA _C43
M_D ATA _C32
M_D ATA _C11
M_DQS_C_DP3
M_D ATA _C12
M_DQS_C_DP4
M_D ATA _C23
M_D ATA _C54
M_MA A_C 9
M_MA A_C 10
M_DQS_C_DN6
M_D ATA _C1
M_D ATA _C44
M_D ATA _C33
Layout note:
SO-DIMM_2 is placed farther from
the CPU than SO-DIMM_1
M_D ATA _C55
M_D ATA _C45
M_D ATA _C34
M_MA A_C 1
M_DQS_C_DP5
M_D ATA _C13
M_D ATA _C24
M_D ATA _C56
M_MA A_C 11
M_DQS_C_DN7
M_D ATA _C2
M_D ATA _C18
M_MA A_C 2
M_D ATA _C35
M_DQS_C_DP6
M_D ATA _C14
M_D ATA _C15
M_D ATA _C57
M_MA A_C 12
M_D ATA _C3
M_D ATA _C46
M_D ATA _C47
M_D ATA _C4
M_D ATA _C25
M_D ATA _C36
M_DQS_C_DP7
M_D ATA _C26
M_D ATA _C16
M_D ATA _C58
M_MA A_C 13
M_D ATA _C37
M_MA A_C 15
DIMM_CA_VREF_C
C615
0.1u_10V_X7R_04
C610
4.7u_6.3V_X5R_04
C619
0.1u_10V_X7R_04
C688
0.1u_10V_X7R_04
R443
1K_1%_04
C611
4.7u_6.3V_X5R_06
C668
0.1u_10V_X7R_04
C683
0.01u_16V_X7R_04
C685
0.1u_10V_X7R_04
C669
0. 1u_1 0V_X7R_04
J _DI MM3 B
DDR3_SODIMM2_204P
VD D1
75
VD D2
76
VD D3
81
VD D4
82
VD D5
87
VD D6
88
VD D7
93
VD D8
94
VD D9
99
VD D10
100
VD D11
105
VD D12
106
VD DSPD
199
NC1
77
NC2
122
NCTEST
125
VR EF_DQ
1
VSS1
2
VSS2
3
VSS3
8
VSS4
9
VSS5
13
VSS6
14
VSS7
19
VSS8
20
VSS9
25
VSS10
26
VSS11
31
VSS12
32
VSS13
37
VSS14
38
VSS15
43
VSS16
44
VSS17
48
VSS18
49
VSS19
54
VSS20
55
VSS21
60
VSS22
61
VSS23
65
VSS24
66
VSS25
71
VSS26
72
VSS27
127
VSS28
128
VSS29
133
VSS30
134
VSS31
138
VSS32
139
VSS33
144
VSS34
145
VSS35
150
VSS36
151
VSS37
155
VSS38
156
VSS39
161
VSS40
162
VSS41
167
VSS42
168
VSS43
172
VSS44
173
VSS45
178
VSS46
179
VSS47
184
VSS48
185
VSS49
189
VSS50
190
VSS51
195
VSS52
196
G2
GND2
G1
GND1
VTT2
204
VTT1
203
VR EF_CA
126
RESET#
30
EVEN T#
198
VD D13
111
VD D14
112
VD D16
118
VD D15
117
VD D17
123
VD D18
124
R425
10K_04
R422
10K_04
+
C662
100u_6.3V_B_A
R427
*10K_04
C679
1u_6.3V_Y5V_04
C673
0.1u_10V_X7R_04
R421
*10K_04
C678
10u_10V_Y5V_08
C675
10u_10V_Y5V_08
C666
10u_10V_Y5V_08
C609
2.2u_6.3V_X5R_04
R442
1K_1%_04
J_DIMM3A
DDR3_SODIMM2_204P
A0
98
A1
97
A2
96
A3
95
A4
92
A5
91
A6
90
A7
86
A8
89
A9
85
A10/AP
107
A11
84
A12/BC#
83
A13
119
A14
80
A15
78
DQ0
5
DQ1
7
DQ2
15
DQ3
17
DQ4
4
DQ5
6
DQ6
16
DQ7
18
DQ8
21
DQ9
23
DQ10
33
DQ11
35
DQ12
22
DQ13
24
DQ14
34
DQ15
36
DQ16
39
DQ17
41
DQ18
51
DQ19
53
DQ20
40
DQ21
42
DQ22
50
DQ23
52
DQ24
57
DQ25
59
DQ26
67
DQ27
69
DQ28
56
DQ29
58
DQ30
68
DQ31
70
DQ32
129
DQ33
131
DQ34
141
DQ35
143
DQ36
130
DQ37
132
DQ38
140
DQ39
142
DQ40
147
DQ41
149
DQ42
157
DQ43
159
DQ44
146
DQ45
148
DQ46
158
DQ47
160
DQ48
163
DQ49
165
DQ50
175
DQ51
177
DQ52
164
DQ53
166
DQ54
174
DQ55
176
DQ56
181
DQ57
183
DQ58
191
DQ59
193
DQ60
180
DQ61
182
DQ62
192
DQ63
194
BA0
109
BA1
108
RAS#
110
WE#
113
CAS#
115
S0#
114
S1#
121
CKE0
73
CKE1
74
CK0
101
CK0#
103
CK1
102
CK1#
104
SDA
200
SCL
202
SA1
201
SA0
197
DM0
11
DM1
28
DM2
46
DM3
63
DM4
136
DM5
153
DM6
170
DM7
187
DQS0
12
DQS1
29
DQS2
47
DQS3
64
DQS4
137
DQS5
154
DQS6
171
DQS7
188
DQS0#
10
DQS1#
27
DQS2#
45
DQS3#
62
DQS4#
135
DQS5#
152
DQS6#
169
DQS7#
186
ODT0
116
ODT1
120
BA2
79
C614
0.1u_10V_X7R_04
NC5
NC_04
1.5V
1.5V
1.5V
0.75V
0.75V
VDDSPDC
3VS
M_CAS_C_N 3
M_DATA_C[63:0] 2
3VS VDDSPDC
M_RAS_C_N 3
CK_M_CH2_0_DN 3
M_S CS _C _N 0 3
SCLK 7,8,12,16,19,20,34,37,38
M_MA A_C [1 5: 0] 3
M_DQS_C_DP[7:0] 2
CK_M_CH2_0_DP 3
M_S CS _C _N 1 3
M_WE_C_N 3
CK_M_CH2_1_DP 3
CK_M_CH2_1_DN 3
SDATA 7,8,12,16,19,20,34,37,38
M_S CK E_C [ 1: 0] 3
DDR2_DRAMRST 3
M_SBS_C[2: 0] 3
PM_EXTTS_DDR# 7,8
1.5V4,5,7, 8,29,39,41,42
M_O DT_ C[ 1: 0 ] 3
M_DQS_C_DN[7:0] 2
0.75V7,8,39
3VS7,8,12, 13,15..28,30..34,36,37,40,41
M_CB_ECC_C[7:0]
Sheet 9 of 52
DDR3 Channel C
SO-DIMM_2