Service manual

Schematic Diagrams
DDRIII SO-DIMM_0 B - 11
B.Schematic Diagrams
DDRIII SO-DIMM_0
Sheet 10 of 40
DDRIII SO-DIMM _0
SO-DIMM A
M_ A _ D Q3
M_ A _ D Q2
M_ A _ D Q1
M_ A _ D Q3 2
M_ A _ D Q3 1
M_ A _ D Q3 0
M_ A _ D Q2 9
M_ A _ D Q4
M_ A _ D Q3 9
M_ A _ D Q3 7
M_ A _ D Q3 6
M_ A _ D Q3 5
M_ A _ D Q3 4
M_ A _ D Q3 3
M_ A _ D Q4 4
M_ A _ D Q4 3
M_ A _ D Q4 2
M_ A _ D Q4 1
M_ A _ D Q4 0
M_ A _ D Q4 9
M_ A _ D Q3 8
M_ A _ D Q4 7
M_ A _ D Q4 6
M_ A _ D Q4 5
M_ A _ D Q5 4
M_ A _ D Q5 3
M_ A _ D Q5 2
M_ A _ D Q5 1
M_ A _ D Q2 8
M_ A _ D Q5 0
M_ A _ D Q5 6
M_ A _ D Q6
M_ A _ D Q5
M_ A _ D Q4 8
M_ A _ D Q5 5
M_ A _ D Q6 2
M_ A _ D Q6 1
M_ A _ D Q6 0
M_ A _ D Q5 8
M_ A _ D Q5 7
M_ A _ D Q1 1
M_ A _ D Q9
M_ A _ D Q8
M_ A _ D Q7
M_ A _ D Q5 9
M_ A _ D Q6 3
M_ A _ D Q1 6
M_ A _ D Q1 5
M_ A _ D Q1 4
M_ A _ D Q1 3
M_ A _ D Q1 2
M_ A _ D Q2 1
M_ A _ D Q1 0
M_ A _ D Q1 9
M_ A _ D Q1 8
M_ A _ D Q1 7
M_ A _ D Q2 6
M_ A _ D Q2 5
M_ A _ D Q2 4
M_ A _ D Q2 3
M_ A _ D Q0
M_ A _ D Q2 2
M_ A _ D Q2 0
M_ A _ D Q2 7
CHANGE TO STANDARD
C108
1u_6.3V_X5R _04
C1 0 6
10u_6.3V_X5R _06
C112
*1u_6.3V_X5R _04
C1 1 1
1u_6.3V_X5R _04
VTT_ MEM
C110
*1u_6.3V_X5R _04
C 89 2.2u_6.3V_X5R_04
C18 0.1u_10V_X7R _04
C17 2.2u_6.3V_X5R _04
C102
0.1u_10V_X7R _04
R 72 10K_04
R1 9 *0 _ 0 4
JD I M M 2 A
AS0 A6 21-U 2 SN-7F
A0
98
A1
97
A2
96
A3
95
A4
92
A5
91
A6
90
A7
86
A8
89
A9
85
A10/AP
107
A11
84
A12/BC#
83
A13
119
A14
80
A15
78
DQ 0
5
DQ 1
7
DQ 2
15
DQ 3
17
DQ 4
4
DQ 5
6
DQ 6
16
DQ 7
18
DQ 8
21
DQ 9
23
DQ 1 0
33
DQ 1 1
35
DQ 1 2
22
DQ 1 3
24
DQ 1 4
34
DQ 1 5
36
DQ 1 6
39
DQ 1 7
41
DQ 1 8
51
DQ 1 9
53
DQ 2 0
40
DQ 2 1
42
DQ 2 2
50
DQ 2 3
52
DQ 2 4
57
DQ 2 5
59
DQ 2 6
67
DQ 2 7
69
DQ 2 8
56
DQ 2 9
58
DQ 3 0
68
DQ 3 1
70
DQ 3 2
129
DQ 3 3
131
DQ 3 4
141
DQ 3 5
143
DQ 3 6
130
DQ 3 7
132
DQ 3 8
140
DQ 3 9
142
DQ 4 0
147
DQ 4 1
149
DQ 4 2
157
DQ 4 3
159
DQ 4 4
146
DQ 4 5
148
DQ 4 6
158
DQ 4 7
160
DQ 4 8
163
DQ 4 9
165
DQ 5 0
175
DQ 5 1
177
DQ 5 2
164
DQ 5 3
166
DQ 5 4
174
DQ 5 5
176
DQ 5 6
181
DQ 5 7
183
DQ 5 8
191
DQ 5 9
193
DQ 6 0
180
DQ 6 1
182
DQ 6 2
192
DQ 6 3
194
BA0
109
BA1
108
RAS#
110
WE#
113
CAS#
115
S0#
114
S1#
121
CKE0
73
CKE1
74
CK0
101
CK0#
103
CK1
102
CK1#
104
SDA
200
SCL
202
SA1
201
SA0
197
DM0
11
DM1
28
DM2
46
DM3
63
DM4
136
DM5
153
DM6
170
DM7
187
DQS0
12
DQS1
29
DQS2
47
DQS3
64
DQS4
137
DQS5
154
DQS6
171
DQS7
188
DQS0#
10
DQS1#
27
DQS2#
45
DQS3#
62
DQS4#
135
DQS5#
152
DQS6#
169
DQS7#
186
ODT0
116
ODT1
120
BA2
79
C1 0 1
1u _ 6 . 3 V _ X5 R _ 04
C 88 0.1u_10V_X7R_04
C9 2
0. 1u_10V_X7R _04
R65
1K_1%_04
R63 1K_1%_04
JD IMM2B
A S0A621-U 2S N-7F
VD D1
75
VD D2
76
VD D3
81
VD D4
82
VD D5
87
VD D6
88
VD D7
93
VD D8
94
VD D9
99
VD D10
10 0
VD D11
10 5
VD D12
10 6
VD DS PD
19 9
NC1
77
NC2
12 2
NCTEST
12 5
VR EF_D Q
1
VS S1
2
VS S2
3
VS S3
8
VS S4
9
VS S5
13
VS S6
14
VS S7
19
VS S8
20
VS S9
25
VS S10
26
VS S11
31
VS S12
32
VS S13
37
VS S14
38
VS S15
43
VSS 16
44
VSS 17
48
VSS 18
49
VSS 19
54
VSS 20
55
VSS 21
60
VSS 22
61
VSS 23
65
VSS 24
66
VSS 25
71
VSS 26
72
VSS 27
127
VSS 28
128
VSS 29
133
VSS 30
134
VSS 31
138
VSS 32
139
VSS 33
144
VSS 34
145
VSS 35
150
VSS 36
151
VSS 37
155
VSS 38
156
VSS 39
161
VSS 40
162
VSS 41
167
VSS 42
168
VSS 43
172
VSS 44
173
VSS 45
178
VSS 46
179
VSS 47
184
VSS 48
185
VSS 49
189
VSS 50
190
VSS 51
195
VSS 52
196
G2
GND2
G1
GND1
VTT2
204
VTT1
203
VR EF_C A
12 6
RESET#
30
EV ENT#
19 8
VD D13
11 1
VD D14
11 2
VD D16
11 8
VD D15
11 7
VD D17
12 3
VD D18
12 4
3.3VS
3.3VS
VTT_MEM
1.5V
1.5V
M_A_B S15
M_CLK_DDR15
DDR3_DRAMRST#4,11
M_ODT15
M_A_RAS #5
M_A_CAS #5
M_CLK_DDR#15
VTT_ MEM11 , 3 3
M_ODT05
M_A_B S05
M_A_WE#5
M_A_B S25
M_CKE05
M_CLK_DDR05
M_CS#15
M_ A _ DQ [6 3 : 0] 5
M_CKE15
M_CS#05
3.3VS2,11,12, 13,14,15, 16,17,18, 19,20,21, 23,24,25,26,27,28,29,30,31,35,36
M_CLK_DDR#05
M_A_DQS[7:0]5
TS#_DI MM 0_14,11
MVR EF _ DQ _ DI M 09
M_ A_ A[1 5:0]5
M_A _D M[7:0]5
M _ A_ DQ S# [7:0]5
1.5V4,9,11,21,23,27,29,31,33,36
SA1 _ DIM 1 1 1
SA1_ DIM 0
C LOSE TO SO-DIMM_0
SA0 _ DIM 1 1 1
SA0_ DIM 1
SA1_ DIM 1
SA0_ DIM 0
RN3
10K_8P4R_04
1
2
3
4 5
6
7
8
2010/01/08
3.3VS
MVREF_DIM0
2.2U? ? :6-07-22511-2A0
20 mi l s
signal/space/signal:
Layout Note:
8 / 4 / 8
20mils
+
C3 6 0
*220u_2.5V_B_A
MVRE F_DIM0
??CPU SUPPORT
+
C323
*560u_2.5V_6.6*6.6*5.9
C76
* 1u_6.3V_X5R _04
C4 9
10u_6.3V_X5R _06
C69
10u_6.3V_X5R_06
C82
* 1u_6.3V_X5R _04
C71
1u_6 .3V_X5R _04
C84
* 10 u_ 6.3 V_ X5R _06
C6 2
1u_6 .3V_X5R _ 0 4
C75
* 1u_6.3V_X5R _04
1.5V
CLK_SDATA2,11
CLK_SC LK2,11
CU? ?
SA0_D IM 0
SA1_D IM 0
M_ A _ D M 5
M_ A _ D M 6
M_ A _ D M 7
M_ A _ D M 0
M_ A _ D M 2
M_ A _ D M 1
M_ A _ D M 3
M_ A _ D M 4
2010/01/08
M_ A_ A6
M_ A_ A5
M_ A_ A7
M_ A_ A8
M_ A_ A9
M_ A_ A0
M_ A_ A1
M_ A_ A2
M_ A_ A3
M_ A_ A4
M_ A_ A1 2
M_ A_ A1 1
M_ A_ A1 3
M_ A_ A1 4
M_ A_ A1 5
M_ A_ A1 0
M_ A_ DQ S0
M_ A_ DQ S1
M_ A_ DQ S2
M_ A_ DQ S3
M_ A_ DQ S4
C52
0.1u_10V_X7R_04
C8 0
0.1u_10V_X7R _04
1. 5V
C6 6
*0 .1u_ 10 V_ X7 R_0 4
C5 5
0.1u_10V_X7R _04
C59
* 0 . 1 u_ 1 0 V _ X 7R _ 04
C48
*0.1u_10V_X7R_04
C72
0.1u_10V_X7R_04
C64
* 0.1u_1 0 V_ X7R _04
C60
*0.1u_10V _X7R_04
C85
0.1u_10V_X7R_04
M_ A_ DQ S5
M_ A_ DQ S6
M_ A_ DQ S7
M_ A_ DQ S# 0
M_ A_ DQ S# 1
R1 8 0 _0 4
M_ A_ DQ S# 2
M_ A_ DQ S# 3
M_ A_ DQ S# 4
M_ A_ DQ S# 5
+
C329
560u_2.5V_6.6* 6.6*5.9
M_ A_ DQ S# 6
M_ A_ DQ S# 7