Service manual

Schematic Diagrams
B - 12 DDR3 SO-DIMM_1
B.Schematic Diagrams
DDR3 SO-DIMM_1
MV R EF _ DI M 1
SO-DIMM B
CHANGE TO STANDARD
Layout Note:
M_ B _ DQ 3 1
M_ B _ DQ 4 6
M_ B _ DQ 1 3
M_ B _ DQ 2 4
M_ B _ DQ 5 6
M_ B _ DQ 2 8
M_ B _ DQ 1 1
M_ B _ DQ 2 3
M_ B _ DQ 6 1
M_ B _ DQ 6 2
M_ B _ DQ 5 8
M_ B _ DQ 5 0
M_ B _ DQ 1
M_ B _ DQ 1 6
M_ B _ DQ 6 0
M_ B _ DQ 2
M_ B _ DQ 4 0
M_ B _ DQ 5 4
M_ B _ DQ 4 1
M_ B _ DQ 5 7
M_ B _ DQ 3 7
M_ B _ DQ 2 5
M_ B _ DQ 3 0
M_ B _ DQ 2 7
M_ B _ DQ 4 4
M_ B _ DQ 3
M_ B _ DQ 7
M_ B _ DQ 9
M_ B _ DQ 3 4
M_ B _ DQ 5
M_ B _ DQ 4 7
M_ B _ DQ 4 3
M_ B _ DQ 3 8
M_ B _ DQ 1 7
M_ B _ DQ 4 2
M_ B _ DQ 8
M_ B _ DQ 5 9
M_ B _ DQ 3 5
M_ B _ DQ 3 6
8 / 4 / 8
M_ B _ DQ 4
M_ B _ DQ 2 6
M_ B _ DQ 6 3
M_ B _ DQ 3 3
M_ B _ DQ 4 5
M_ B _ DQ 4 8
M_ B _ DQ 5 5
M_ B _ DQ 2 9
M_ B _ DQ 1 5
C108
*1u_6.3V _X5R_04
C107
1u_6.3V_X5R _04
M_ B _ DQ 1 0
M_ B _ DQ 5 2
M_ B _ DQ 5 3
C103
1u_6.3V_X5R_04
VTT_MEM
M_ B _ DQ 6
M_ B _ DQ 1 9
M_ B _ DQ 1 8
M_ B _ DQ 0
M_ B _ DQ 1 2
C10 2
10u_6.3V_X5R _06
M_ B _ DQ 2 0
M_ B _ DQ 3 9
M_ B _ DQ 4 9
M_ B _ DQ 5 1
M_ B _ DQ 2 1
M_ B _ DQ 3 2
M_ B _ DQ 1 4
M_ B _ DQ 2 2
M_B_A3
M_B_A4
M_B_A6
M_B_A5
M_B_A9
M_B_A10
M_B_A11
M_B_A13
M_B_A12
M_B_A0
M_B_A1
M_B_A2
M_B_A14
M_B_A7
M_B_A8
20 m ils
R23 * 0_04
SA1_D IM1
JDIM M1B
AS0A621-UAS N-7F
VD D1
75
VD D2
76
VD D3
81
VD D4
82
VD D5
87
VD D6
88
VD D7
93
VD D8
94
VD D9
99
VD D10
100
VD D11
105
VD D12
106
VD DSPD
199
NC 1
77
NC 2
122
NC TEST
125
VR EF_DQ
1
VSS1
2
VSS2
3
VSS3
8
VSS4
9
VSS5
13
VSS6
14
VSS7
19
VSS8
20
VSS9
25
VSS10
26
VSS11
31
VSS12
32
VSS13
37
VSS14
38
VSS15
43
VSS16
44
VSS17
48
VSS18
49
VSS19
54
VSS20
55
VSS21
60
VSS22
61
VSS23
65
VSS24
66
VSS25
71
VSS26
72
VSS27
127
VSS28
128
VSS29
133
VSS30
134
VSS31
138
VSS32
139
VSS33
144
VSS34
145
VSS35
150
VSS36
151
VSS37
155
VSS38
156
VSS39
161
VSS40
162
VSS41
167
VSS42
168
VSS43
172
VSS44
173
VSS45
178
VSS46
179
VSS47
184
VSS48
185
VSS49
189
VSS50
190
VSS51
195
VSS52
196
G2
GN D2
G1
GN D1
VTT2
204
VTT1
203
VR EF_CA
126
RE SET#
30
EVEN T#
198
VD D13
111
VD D14
112
VD D16
118
VD D15
117
VD D17
123
VD D18
124
JDIM M1A
AS0A621-UASN -7F
A0
98
A1
97
A2
96
A3
95
A4
92
A5
91
A6
90
A7
86
A8
89
A9
85
A10/AP
107
A11
84
A12/BC#
83
A13
119
A14
80
A15
78
DQ 0
5
DQ 1
7
DQ 2
15
DQ 3
17
DQ 4
4
DQ 5
6
DQ 6
16
DQ 7
18
DQ 8
21
DQ 9
23
DQ 10
33
DQ 11
35
DQ 12
22
DQ 13
24
DQ 14
34
DQ 15
36
DQ 16
39
DQ 17
41
DQ 18
51
DQ 19
53
DQ 20
40
DQ 21
42
DQ 22
50
DQ 23
52
DQ 24
57
DQ 25
59
DQ 26
67
DQ 27
69
DQ 28
56
DQ 29
58
DQ 30
68
DQ 31
70
DQ 32
129
DQ 33
131
DQ 34
141
DQ 35
143
DQ 36
130
DQ 37
132
DQ 38
140
DQ 39
142
DQ 40
147
DQ 41
149
DQ 42
157
DQ 43
159
DQ 44
146
DQ 45
148
DQ 46
158
DQ 47
160
DQ 48
163
DQ 49
165
DQ 50
175
DQ 51
177
DQ 52
164
DQ 53
166
DQ 54
174
DQ 55
176
DQ 56
181
DQ 57
183
DQ 58
191
DQ 59
193
DQ 60
180
DQ 61
182
DQ 62
192
DQ 63
194
BA0
109
BA1
108
RA S#
110
WE#
113
CA S#
115
S0#
114
S1#
121
CK E0
73
CK E1
74
CK 0
101
CK 0#
103
CK 1
102
CK 1#
104
SD A
200
SC L
202
SA1
201
SA0
197
DM 0
11
DM 1
28
DM 2
46
DM 3
63
DM 4
136
DM 5
153
DM 6
170
DM 7
187
DQ S0
12
DQ S1
29
DQ S2
47
DQ S3
64
DQ S4
137
DQ S5
154
DQ S6
171
DQ S7
188
DQ S0 #
10
DQ S1 #
27
DQ S2 #
45
DQ S3 #
62
DQ S4 #
135
DQ S5 #
152
DQ S6 #
169
DQ S7 #
186
OD T0
116
OD T1
120
BA2
79
C84 2.2u_6.3V_X5R _06
R66
1K_1%_04
C98
1u_6.3V_X5R _04
C87
0.1u_10V_X7R _04
R64 1K_1%_04
C22 2.2u_6.3V_X5R _06
C99
0.1u_10V_X7R_04
C83 0.1u_10V_X7R _04
signal/space/signal:
CLOSE TO SO-D IMM_1
C23 0.1u_10V_X7R _04
1. 5 V
1.5V
VTT_M EM
3. 3 V S
M_B_A15
3.3VS2,10,12,13,14, 15,16,17,18,19,20,21,23,24,25,26,27,28,29,30,31,35,36
VTT_M EM10 , 3 3
DDR 3_ DR AMR ST#4,10
M_ B _ A [ 1 5 :0]5 M_ B _ D Q[6 3 : 0 ] 5
TS # _ D I M M 0 _ 14,10
CLK_SC LK2, 1 0
CL K_ SDA TA2,10
M_ B _ RA S #5
M _B_BS15
M_CLK_DDR35
M_ B _ W E #5
M_ B _ CA S #5
M_CLK_DDR#35
M _CKE25
M_CLK_DDR25
M _B_BS05
M_CLK_DDR#25
M_CS#35
M _CKE35
M _B_BS25
M_ODT25
M_ODT35
M_CS#25
M _B_ DQ S#[7:0]5
M_B _D QS [7:0]5
M _B _D M[7:0 ]5
1.5V4,9,10,21,23,27,29,31,33,36
MVREF _DQ_D IM19
M_B _D M5
M_B _D M6
M_B _D M7
M_B _D M0
M_B _D M2
M_B _D M1
M_B _D M3
M_B _D M4
M_B_DQS0
M_B_DQS6
M_B_DQS5
M_B_DQS4
M_B_DQS3
M_B_DQS2
M_B_DQS1
M_B_DQS#3
M_B_DQS#2
M_B_DQS#1
M_B_DQS#0
M_B_DQS7
M_B_DQS#7
M_B_DQS#6
M_B_DQS#5
M_B_DQS#4
Layout Note:
SO-DIMM_1 is placed farther from the GMCH than SO-DIMM_0
C51
1u_6.3V_X5R_04
C79
*1u_6.3V_X5R _04
C63
10u_6.3V_X5R _06
C85
*10u_6.3V_X5R_06
C71
1u_6.3V_X5R_04
C76
1u_6.3V_X5R_04
1.5V
C42
10u_6.3V_X5R _06
R22 *15m il_short_06
C69
0.1u_10V_X7R _04
C50
0.1u_10V_X7R_04
C10 9
0.1u_10V_X7R _04
C66
0.1u_10V_X7R _04
C72
0.1u_10V_X7R_04
C49
0.1u_10V_X7R _04
C25
0.1u_10V_X7R _04
C228
0.1u_10V_X7R _04
C77
0.1u_10V_X7R_04
C45
0.1u_10V_X7R_04
1.5V
SA1 _D IM 110
SA0 _D IM 110
2010/01/08
MV RE F _ D IM1
SA0_D IM1
Sheet 11 of 42
DDR3 SO-DIMM_1