User Manual

DS506F2 Copyright Cirrus Logic, Inc. 2011
(All Rights Reserved) 37
EP7311
High-Performance, Low-Power System on Chip
N12 D[26] I/O 179
R14 A[25]/DRA[2] O 182
T15 D[25] I/O 184
N13 HALFWORD O 187
R16 A[24]/DRA[3] O 189
P15 D[24] I/O 191
M13 A[23]/DRA[4] O 194
N16 D[23] I/O 196
L12 A[22]/DRA[5] O 199
N15 D[22] I/O 201
L13 A[21]/DRA[6] O 204
M16 D[21] I/O 206
M15 A[20]/DRA[7] O 209
K11 D[20] I/O 211
L16 A[19]/DRA[8] O 214
K12 D[19] I/O 216
L15 A[18]/DRA[9] O 219
K13 D[18] I/O 221
J10 A[17]/DRA[10] O 224
J16 D[17] I/O 226
J11 A[16]/DRA[11] O 229
J15 D[16] I/O 231
J12 A[15]/DRA[12] O 234
H16 D[15] I/O 236
J13 A[14]/DRA[13] O 239
H15 D[14] I/O 241
H13 A[13]/DRA[14] O 244
G16 D[13] I/O 246
H12 A[12] O 249
G15 D[12] I/O 251
H11 A[11] O 254
F15 D[11] I/O 256
H10 A[10] O 259
E16 D[10] I/O 261
G13 A[9] O 264
E15 D[9] I/O 266
G12 A[8] O 269
D16 D[8] I/O 271
Table U. JTAG Boundary Scan Signal Ordering (Continued)
PBGA
Ball
Signal Type Position