Manual

36 Copyright Cirrus Logic, Inc. 2011
(All Rights Reserved) DS507F2
EP7309
High-Performance, Low-Power System on Chip
102 N12 D[26] I/O 179
103 R14 A[25] O 182
104 T15 D[25] I/O 184
105 N13 HALFWORD O 187
106 R16 A[24] O 189
109 P15 D[24] I/O 191
110 M13 A[23] O 194
111 N16 D[23] I/O 196
112 L12 A[22] O 199
113 N15 D[22] I/O 201
114 L13 A[21] O 204
115 M16 D[21] I/O 206
117 M15 A[20] O 209
118 K11 D[20] I/O 211
119 L16 A[19] O 214
120 K12 D[19] I/O 216
121 L15 A[18] O 219
122 K13 D[18] I/O 221
126 J10 A[17] O 224
127 J16 D[17] I/O 226
128 J11 A[16] O 229
129 J15 D[16] I/O 231
130 J12 A[15] O 234
131 H16 D[15] I/O 236
132 J13 A[14] O 239
133 H15 D[14] I/O 241
134 H13 A[13] O 244
135 G16 D[13] I/O 246
136 H12 A[12] O 249
137 G15 D[12] I/O 251
138 H11 A[11] O 254
141 F15 D[11] I/O 256
142 H10 A[10] O 259
143 E16 D[10] I/O 261
144 G13 A[9] O 264
145 E15 D[9] I/O 266
146 G12 A[8] O 269
147 D16 D[8] I/O 271
Table 21. JTAG Boundary Scan Signal Ordering (Continued)
LQFP
Pin No.
PBGA
Ball
Signal Type Position