User manual

Spannungsbereiche 19
4.4 Logikpegel
Um digitale Signale verarbeiten und anzeigen zu können, werden Spannungspegel deniert, die den logi-
schen Zuständen entsprechen. Bei binär codierten Signalen reichen zwei Spannungsbereiche, welche die
Information repräsentieren. Diese werden High-Pegel (auch H-Pegel, High oder H) und Low-Pegel (L-Pegel,
Low oder L) genannt.
Der High-Pegel, also die höhere Spannung entspricht meist der Betriebsspannung (z. B. 9 Volt bei den Bricks);
der Low-Pegel als niedrigere Spannung liegt idealerweise bei 0 Volt (oft auch Masse genannt). Der mehr
oder weniger steile Übergang vom Low-Pegel zum High-Pegel wird auch als steigende oder positive Flanke
bezeichnet und der Übergang vom High- zum Low-Pegel als fallende oder negative Flanke. Der Wechsel zwi-
schen den beiden Pegeln muss mit einer Mindest-Flankensteilheit erfolgen, die in der Regel im Hersteller-
Datenblatt deniert ist.
Bei unseren Logik-Bricks richtet sich der Ausgangspegel nach der Ver-
sorgungsspannung, die zwischen +5 V und +15 V variieren darf (Aus-
nahme BCD-Counter-Brick: 9-15 V). Bei Verwendung des mitgeliefer-
ten Netzteiladapters oder bei Versorgung mit einer 9 V-Blockbatterie
sind dies 9 V. Daraus folgt, dass der Ausgangs-High-Pegel U
OH
– wie
bei CMOS-Bausteinen üblich – annähernd der Versorgungsspannung
entspricht.
Abb. 4: Ausgangspegel der Bricks
4.4.1 Spannungsbereiche
Die Spannungsbereiche werden durch die verschiedenen Logik-Familien vorgegeben. Als Logik-Familien be-
zeichnet man elektronische Schaltkreise (ICs), deren Logikpegel, zeitliches Verhalten, Treibereigenschaften,
Herstellungsprozess etc. identisch sind.
5
6
7
8
9
U
4
3
2
1
+0,8 V
+2,0 V
+5,0 V
0
+5,0 V +5,0 V +5,0 V
Low-Pegel High-Pegel Verbotener Bereich
Eingang Ausgang Eingang Ausgang
TTL-Pegel (5 V) CMOS-Pegel (5 V)
+2,4 V
+0,4 V
+1,5 V
+3,5 V
+4,95 V
+0,05 V +0,05 V
+9,0 V +9,0 V
Eingang Ausgang
CMOS-Pegel (9 V)
+2,7 V
+6,3 V
+8,95 V
Abb. 5: Logikpegel für TTL- und CMOS-Technologie
Zur Darstellung der beiden Logikwerte dienen relativ große Pegelbereiche (in der Grak blau und grün).
Dies ist sinnvoll damit reale Logikschaltungen die Zustände trotz Toleranzen sicher erkennen können. Der
Bereich zwischen beiden Eingangs-Pegelbereichen eines Logikgatters, also zwischen U
IL
und U
IH
ist nicht
zulässig (verbotener Bereich), die Signalspannung ist dort nicht eindeutig einem Logikwert zuzuordnen (in
der Grak schrafert). Deshalb wird für High-Pegel ausgangsseitig eine minimale Ausgangsspannung U
OH
garantiert und eingangsseitig eine minimale Eingangsspannung U
IH
gefordert. Die Ausgangsspannung U
OH
ist immer größer als die Eingangsspannung U
IH
, die Differenz U
OH
− U
IH
wird statischer Störabstand genannt
und sorgt für die Betriebs sicherheit der Schaltungen. Bei Low-Pegel gibt es entsprechend eine maximale
Ausgangsspannung U
OL
, die maximale Eingangsspannung U
IL
und den statischen Störabstand U
IL
− U
OL
.
+
+
&
10kΩ
10kΩ
CD4011
5-15V
V V
O I
Nut =
NAND
U
OH
=
V
OUT
=
V
IN
U
I