Specifications

Si3216
48 Rev. 1.0
Not Recommended
f
o
r N
e
w
D
e
si
g
n
s
Figure 28. SPI Daisy Chain Mode
CPU
SDO
CS
SDI
CS
SDI
SDITHRU
SDO
CS
SDI
SDITHRU
SDO
C7 C6 C5 C4 C3 C2 C1 C0 R/W A6 A5 A4 A3 A2 A1 A0
– C7 C6 C5 C4 C3 C2 C1
– – C7 C6 C5 C4 C3 C2
Chip Select Byte Address Byte Data Byte
SCLK
SDI0
SDI1
SDI2
SDI3
R/W A6 A5 A4 A3 A2 A1 A0
R/W A6 A5 A4 A3 A2 A1 A0
R/W A6 A5 A4 A3 A2 A1 A0– – – C7 C6 C5 C4 C3
Note: During chip select byte, SDITHRU = SDI delayed by one SCLK. Each device daisy-chained looks at the
LSB of the chip select byte for its chip select.
CS
SDI
SDITHRU
SDO
CS
SDI
SDITHRU
SDO
SDI0
SDI3
SDI2
SDI1
D7 D6 D5 D4 D3 D2 D1 D0
D7 D6 D5 D4 D3 D2 D1 D0
D7 D6 D5 D4 D3 D2 D1 D0
D7 D6 D5 D4 D3 D2 D1 D0